CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 搜索资源 - 数字逻辑

搜索资源列表

  1. GreyCode

    0下载:
  2. 可求出四位格雷码的所有情况数,格雷码是数字逻辑电路中一种很有用的码,可减少可能出现的逻辑电路错误-Calculate all kinds of 4-bit Grey Code
  3. 所属分类:Crypt_Decrypt algrithms

    • 发布日期:2017-11-16
    • 文件大小:962
    • 提供者:
  1. Automatic-pencil-sharpener

    0下载:
  2. 针对自动售铅笔机的数字逻辑设计,开发工具为Quartus II 5.1。内含完整报告和可运行程序文件。可做学习参考,于君共勉。-Pencil vending machine of digital logic design, development tools for the Quartus II 5.1. Containing the full report and run the program file. Do as a reference in the king of mutual enc
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-13
    • 文件大小:559302
    • 提供者:张宁
  1. Logic_Anal

    0下载:
  2. 这个程序写本来是为数字逻辑分析器读取任何文件在您的计算机和输出文本文件显示其二进制数据时序图的形式,让你看到它的逻辑状态。你也可以把它设为创建一个表的1和0组成的从左右或左边/右边,调整了数据在大端字节序或者小端字节序-This procedure was originally for digital logic analyzer to read any file in your computer and the output text file shows a timing diagram o
  3. 所属分类:Windows Develop

    • 发布日期:2017-11-29
    • 文件大小:146793
    • 提供者:绿野仙踪
  1. Verilog_HDl

    0下载:
  2. Verilog HDL是一种硬件描述语言(HDL:Hardware Discr iption Language),是一种以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。 -VHDL language is a high-level language for circuit design, digital systems primarily used to describe the structure, behavior,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-27
    • 文件大小:80041
    • 提供者:李梓玉
  1. EX8

    0下载:
  2. 累计进位加法器和超前进位加法器,数字逻辑课程作业-Cumulative carry lookahead adder and adder, digital logic course work
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-18
    • 文件大小:200445
    • 提供者:silverymoon
  1. QM

    0下载:
  2. PKU 数字逻辑设计 QM算法 与大家分享,共同进步
  3. 所属分类:Other windows programs

    • 发布日期:2017-04-07
    • 文件大小:1710
    • 提供者:shifan
  1. eth

    2下载:
  2. 用数字逻辑语言描述以太网,百兆以太网MAC和MII的verilog源码-With digital logic language to describe Ethernet
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:123890
    • 提供者:胡封
  1. zhong

    0下载:
  2. 数字钟,实现整点报时以及校时功能,烟大数字逻辑课程实验。-Digital clock, realize the whole point timekeeping and school function, smoke large digital logic course experiment.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:508347
    • 提供者:李强
  1. yaopianyes

    0下载:
  2. 北邮小学期数字逻辑课程设计药品装瓶系统最终版-BUPT primary drugs of digital logic design course final version bottling system
  3. 所属分类:LabView

    • 发布日期:2017-04-17
    • 文件大小:398657
    • 提供者:xiaoki
  1. pinlvji0710yes

    0下载:
  2. 北邮小学期数字逻辑课程设计之频率计最终版html-BUPT primary frequency of digital logic design course meter final version html
  3. 所属分类:LabView

    • 发布日期:2017-04-17
    • 文件大小:303895
    • 提供者:xiaoki
  1. top

    0下载:
  2. 北邮小学期数字逻辑课程设计之电子钟最终版本,top实现-The final version of the electronic bell BUPT elementary curriculum of digital logic design, top to achieve
  3. 所属分类:SCM

    • 发布日期:2017-04-07
    • 文件大小:329858
    • 提供者:xiaoki
  1. Signal-generator

    0下载:
  2. 利用8051单片机、常用数字逻辑接口器件、ROM、RAM存储器器件、DAC数模转换等,设计一种基于单片机的信号发生器,要求能够通过DAC接口产生低频范围的三角波、方波、阶梯波、正弦波等不同波形-Signal generator
  3. 所属分类:SCM

    • 发布日期:2017-05-02
    • 文件大小:913728
    • 提供者:eli
  1. LogicCircuit

    0下载:
  2. LogicCircuit-是用于设计和模拟数字逻辑电路的免费的教育软件, 直观的图形用户界面,使您可以创建无限制的电路层次与多比特总线,用示波器调试电路的行为,并导航运行电路的层次结构。-LogicCircuit logic circuits
  3. 所属分类:Education soft system

    • 发布日期:2017-05-06
    • 文件大小:1389122
    • 提供者:
  1. Quine-McCluskey

    0下载:
  2. Qm算法,解决数字逻辑中的卡诺图化简问题,并且寻找本质本原蕴含项-Qm algorithm to solve the digital logic map Simplification problem and find the essence of primitive contains items
  3. 所属分类:CSharp

    • 发布日期:2017-04-14
    • 文件大小:3617
    • 提供者:熊志伟
  1. GreyCode

    0下载:
  2. 可求出四位格雷码的所有情况数,格雷码是数字逻辑电路中一种很有用的码,可减少可能出现的逻辑电路错误-Calculate all kinds of 4-bit Grey Code
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-12
    • 文件大小:1054
    • 提供者:onhatgr
  1. SZ-VHDL

    0下载:
  2. 系统数字逻辑电路设计方法以及示例的介绍,分析较好,有价值-System digital logic circuit design methods and introduce examples, analyze good and valuable
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3835002
    • 提供者:lh
  1. GreyCode

    0下载:
  2. 可求出四位格雷码的所有情况数,格雷码是数字逻辑电路中一种很有用的码,可减少可能出现的逻辑电路错误-Calculate all kinds of 4-bit Grey Code
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-12
    • 文件大小:1146
    • 提供者:nalyst
  1. adder

    0下载:
  2. 四位二进制串行加法器 VHDL语言 EPM240 数字逻辑实验-Four serial binary adder VHDL language EPM240 digital logic test
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:13524
    • 提供者:
  1. diancilu-vhdl

    0下载:
  2. 使用软件quartus 进行VHDL编程实现电磁炉的烹饪模式选择,档位控制,以及加热时间,及自动计时完成时结束加热,并通过数字逻辑电路实验板进行模拟。-Quartus conducted using VHDL programming software cooker cooking mode selection, when the end of the heating gear control, as well as the heating time, and automatic timing i
  3. 所属分类:Other systems

    • 发布日期:2017-05-02
    • 文件大小:1002848
    • 提供者:hua
  1. lingo

    0下载:
  2. 数独(sudoku)是一种数字逻辑游戏, 其概念源于拉丁方块, 由18世纪瑞士数学家欧拉发明, 后在美国发展并在日本得以发扬光大. 目前是最流行的一种用来锻炼逻辑思维及策略的工具. 数独玩法简单, 能全面考验做题者观察能力和推理能力. 经过这么多年的迅速发展, 已由最初的九宫数独形式演变出各种类型的数独, 符号给数学家和计算机学家提供了许多挑战性课题.本例根据九宫数独的游戏规则,提出其对应的方程组模型,然后根据方程组模型,用lingo软件进行求解。-Sudoku (sudoku) is a di
  3. 所属分类:Other systems

    • 发布日期:2017-06-09
    • 文件大小:16683615
    • 提供者:sum
« 1 2 ... 4 5 6 7 8 910 11 12 13 14 ... 22 »
搜珍网 www.dssz.com