CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 搜索资源 - 数字逻辑

搜索资源列表

  1. 数字逻辑

    0下载:
  2. 篮球30秒计时器-数字逻辑 实现30秒倒计时,暂停,继续计数,声光报警信号!-basketball 30s countering-digital logic be able to counter down for 30s, pause, continue to counter, give an voice and light alarm
  3. 所属分类:DSP编程

    • 发布日期:2008-10-13
    • 文件大小:25526
    • 提供者:永恒
  1. 数字逻辑电路中的QM算法C++实现源代码

    3下载:
  2. 数字逻辑电路中的QM算法C++实现源代码。-Digital logic circuits in the QM algorithm in C++ source code.
  3. 所属分类:C#编程

    • 发布日期:2014-12-17
    • 文件大小:756736
    • 提供者:wya09
  1. 8位可预置的循环移位数字信号发生器

    0下载:
  2. 8位可预置的循环移位数字信号发生器、简易逻辑分析仪,8 of the cyclic shift can be preset digital signal generator, simple logic analyzer
  3. 所属分类:其他小程序

    • 发布日期:2017-03-24
    • 文件大小:80109
    • 提供者:bai
  1. shuziluojidianzizhongi.rar

    0下载:
  2. 数字逻辑电子钟课程设计报告源代码简单明了 ,Digital logic electronic bell report curriculum design is simple and source code
  3. 所属分类:assembly language

    • 发布日期:2017-03-29
    • 文件大小:1654
    • 提供者:songbaoli
  1. QM

    3下载:
  2. 用于数字逻辑原理中计算布尔函数的列表化简法,就是Q-M法,这个很实用,化简做得很好。-Used in digital logic theory to calculate the list of Boolean function simplification method is the QM method, which is a very practical and simplify doing very well.
  3. 所属分类:Other systems

    • 发布日期:2017-03-27
    • 文件大小:254458
    • 提供者:明珠
  1. shuziluoji

    1下载:
  2. 数字逻辑课程设计,基于EWB软件设计一个数字电子时钟,要求能实现十二进制和二十四禁止的转换,有秒时分的显示,用74160实现的-Digital logic design, EWB-based software to design a digital electronic clock, the requirements to achieve 10 and 24 the prohibition of binary conversion, the second night of the show, w
  3. 所属分类:Education soft system

    • 发布日期:2017-04-02
    • 文件大小:86829
    • 提供者:xxj
  1. shuziluoji

    0下载:
  2. 数字逻辑的课件 ,讲解很详细。并附74F148 8-Line to 3-Line Priority Encoder的图解-Digital logic courseware, explaining in great detail. With 74F148 8-Line to 3-Line Priority Encoder diagram
  3. 所属分类:Windows Develop

    • 发布日期:2017-05-10
    • 文件大小:2272734
    • 提供者:有天
  1. Logic

    0下载:
  2. 简易数字逻辑分析仪,采用示波器输出。具有采集8路逻辑信号的功能 附源代码及原理图-Simple digital logic analyzer, the oscilloscope output. 8-way with a collection of logic signals attached to the source code and schematics
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-03-26
    • 文件大小:216932
    • 提供者:renyongxu
  1. answer

    1下载:
  2. 毛法尧 数字逻辑(第二版)习题答案 这可是我费了老劲才整理出来的啊!-answer
  3. 所属分类:Data structs

    • 发布日期:2017-03-27
    • 文件大小:239238
    • 提供者:xd
  1. Logic

    0下载:
  2. 基于AT89S51的简易数字逻辑分析仪,可设置单击触发字,具备3级逻辑状态分析触发功能,在示波器上显示可移动的时间标志线-AT89S51 figure based on simple logic analyzer can be set to trigger click character with three logic state analysis of the trigger function, showed up at Oscillograph Mobile Time logo line
  3. 所属分类:SCM

    • 发布日期:2017-03-28
    • 文件大小:101116
    • 提供者:郑雄明
  1. Dtmdesign

    0下载:
  2. 利用8051单片机、常用数字逻辑接口器件、ROM、RAM存储器器件、单总线数字温度传感器DS18B20,设计一种基于单片机的数字温度计,温度检测范围为0-90度,要求能够通过键盘设定温度超限报警值,通过LED或LCD显示当前温度值。-The use of 8051, commonly used digital logic interface device, ROM, RAM memory devices, single-bus digital temperature sensor DS18B20
  3. 所属分类:SCM

    • 发布日期:2017-04-07
    • 文件大小:234236
    • 提供者:cp
  1. deCPLDVHDLshijong

    0下载:
  2. 基于CPLD的VHDL语言数字钟(含秒表)设计 利用一块芯片完成除时钟源、按键、扬声器和显示器(数码管)之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短(设计过程中即可实现时序仿真)、调试方便、故障率低、修改升级容易等特点。 本设计采用自顶向下、混合输入方式(原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计)实现数字钟的设计、下载和调试。 -CPLD based on the VHDL language di
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-03-31
    • 文件大小:95274
    • 提供者:wuhuisong
  1. clock

    1下载:
  2. 这是一个数字时钟的数字逻辑电路,整个工程打包上传,时钟可以计时、校时、整点报时、定时闹钟。使用电路图实现的。在quatarsII里面仿真的并且下载到DE2板上运行过。-This is a digital clock digital logic circuits, the whole project package upload, the clock could be time, school hours, the whole point timekeeping, timing alarm clo
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-05-17
    • 文件大小:1041615
    • 提供者:ryan
  1. Framework

    0下载:
  2. 浙江大学数字逻辑基础的实验十二的源代码。(Zhejiang University digital logic based experiment 12 source code)
  3. 所属分类:其他

    • 发布日期:2017-12-24
    • 文件大小:5899264
    • 提供者:srrr
  1. 八路彩灯

    0下载:
  2. 数字逻辑实验用8个LED代表8个彩灯,能够演示2种以上花样:左移、右移(Digital logic experiment with 8 LED represents 8 lantern, can demonstrate more than 2 kinds of patterns: left shift, right shift)
  3. 所属分类:其他

    • 发布日期:2017-12-21
    • 文件大小:16384
    • 提供者:蚊子酱
  1. 夏老师讲义保存

    0下载:
  2. 书中的内容从算法和计算的基本概念出发,讲述如何由硬件逻辑电路来实现复杂数字逻辑的方法和技术。(The content of the book is based on the basic concepts of algorithms and computing, and describes how to implement complex digital logic by hardware logic circuits.)
  3. 所属分类:书籍源码

    • 发布日期:2018-01-09
    • 文件大小:99623936
    • 提供者:唐風汉骨
  1. 定时器.DSN

    8下载:
  2. 数字逻辑设计——定时器 1. 设计一个能在0~60分钟内定时的定时器 2. 定时开始工作红指示灯亮,结束时绿指示灯亮 3. 可以随意以分为单位,在60分范围内设定定时时间 4. 随着定时的开始,显示器显示时间,如定时10分,定时开始后显示器依次是0-1-2-3-4-5-6-7-8-10进行即时显示 5. 定时结束时,手动清零(Digital logic design - timer 1. to design a can in 0~60 minutes timer timer 2. timer
  3. 所属分类:其他

    • 发布日期:2018-04-28
    • 文件大小:20480
    • 提供者:婆婆您
  1. 《数字逻辑基础与Verilog设计》

    2下载:
  2. 学习FPGA的入门书籍,主要内容包括:逻辑电路、组合逻辑、算术运算电路、存储元件、同步时序电路(有限状态机)、异步时序电路、测试等。《数字逻辑基础与Verilog设计》(原书第2版)内容全面,概念清楚,结合了逻辑设计最新技术的发展。(Learn the introductory books of FPGA. The main contents include logic circuit, combinational logic, arithmetic operation circuit, sto
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-30
    • 文件大小:52497408
    • 提供者:假假假
  1. 设计相应的数字逻辑判断以下几种情况

    0下载:
  2. 设计相应的数字逻辑判断以下几种情况: a)确定一个32-bit有符号数大于零 b)确定一个32-bit有符号数小于零 c)确定两个32-bit有符号数相等 d)确定两个32-bit有符号数不相等 e)比较两个32-bit有符号数的大小 画出电路框图,分析复杂度和成本,探讨MIPS指令集分支转移指令的条件比较在硬件实现上可能的优势。(Design corresponding digital logic to judge the following situations: a) Determine
  3. 所属分类:其他

    • 发布日期:2020-11-12
    • 文件大小:109568
    • 提供者:与yu
  1. MATLAB数字信号处理仿真系统(GUI)

    5下载:
  2. 本课题基于MATLAB平台的数字信号处理仿真演示系统。数字信号即离散信号,本设计带有一个丰富得GUI人机交互界面,一共包括4个部分,分别为:离散时间信号的卷积,基本函数的Z变换(单位阶跃信号,脉冲信号,斜变信号,正余弦信号,指数系列信号),Z变换的基本性质(线性,位移,z域尺度变换,时域卷积),傅里叶变换的基本性质。是一个不错的选题,GUI设计逻辑清晰,章节清晰,层次明了。(This project is based on MATLAB platform of digital signal pr
  3. 所属分类:matlab例程

    • 发布日期:2020-11-28
    • 文件大小:1170432
    • 提供者:MATLAB道长
« 12 3 4 5 6 7 8 9 10 ... 22 »
搜珍网 www.dssz.com