搜索资源列表
modelsim
- 用verilog编写的基于流水线结构的16阶滤波器的实现 -filter
liu_shui
- 流水线设计是高速电路设计中的一个常用设计手段。如果某个设计的处理流程分为若干步骤，而且整个数据处理是“单流向”的，即没有反馈或者迭代运算，前一个步骤的输出是下一个步骤的输入，则可以考虑采用流水线设计方法来提高系统的工作频率。-see up
liushuixian_mul
- 流水线乘法器的VHDL实现，希望对你会有用！-Pipelined multiplier in VHDL implementation, you will want to use!
fir
- 16阶FIR VHDL程序并附带testbench，并有简单流水线设计！-16 Tap FIR vhdl code with testbench and pipelining design
fir_512_378_mux
- 512阶高速FIR成型滤波器，四相位复用，树形加法和多级流水线结构。-512-order high-speed FIR shaping filter, four-phase re-use, tree addition and multi-stage pipeline structure.
CPU
- 32位精简指令处理器 非流水线版 具有无极流水线-32bitRISK CPU without pipeline
liushuixian
- 计算机算法基础流水线调度解决方法，可以参考一下-fundamentals of computer algorithms
MyPlayer
- 结合软件自动生成与流水线的思想实现的课件自动生成软件，是初学者的好帮助！-Combination of software to automatically generate the ideological line of courseware to achieve automatic generation of software is good for beginners help!
DDS
- 分析了 中流水线结构及输入数据在其中移动的特点 提出了一种 流水线结构 给出了实现的方法并作了仿真 分析了对 电路性能的改进方案-DDS
arm7
- ARM7 VERILOG源码，非常精简，3级流水线-ARM7 VERILOG source code, very streamlined, 3-stage pipeline
simple_3DES
- 精简3DES加解密算法实现，该3DES加解/密系统以精简硬件结构为目标，与传统的以吞吐率为目标的流水线模式3DES加/解密系统相比，具有消耗硬件资源小，性价比突出的优点。-reduced 3DES algorithm system based on FPGA
VHDLmipsPipeline
- 32 位MIP流水线CPU设计，5 stage，代码详细，包括ALU,存储器,寄存器等，是个很不错的CPU设计-32 MIP pipelined CPU design, 5 stage, the code in detail, including the ALU, memory, registers, etc. is a very good CPU design
glibc-2.4.tar
- ARM编程详细资料，ARM7 和大多数较早的设计具备三阶段的流水线化（Pipeline）：提取指令、解码，并执行-无
overall
- 简单的CPU编程,使用VC++，流水线-A simple CPU programming, using VC++, assembly line ~~~~~~~~~~
cf_fft_latest.tar
- 整个设计使用了流水线设计，运用了同步的使能和复位信号。这是一个4k点的fft。实部和虚部均为18bit，总共为36bit精度。-All designs are pipelined with a synchronous enable and reset. 18 bit precision, real and imaginary. Total is 36 bits.
post_norm_mul
- 符合IEEE754标准的32位浮点流水线乘法器 采用移位相加算法，-32-bit floating point pipeline multiplier on IEEE754 standard
pipeline_ADC_PLL
- 该文档提出了一种应用于开关电容流水线模数转换器的CMoS预运放一锁存比较 器．该比较器采用UMC混合／射频0．18肛m 1P6M P衬底双阱CMOS工艺设计，工作电压为 1．8 V．该比较器的灵敏度为0．215 mV，最大失调电压为12 mV，差分输入动态范围为1．8 V，分辨率为8位，在40 M的工作频率下，功耗仅为24．4 ttW．基于0．18 gm工艺的仿真结 果验证了比较器设计的有效性．-A CMOS preamplifier-latch comparator used
dlx
- 一个简单的流水线cpu程序，具有加减乘除，移位等功能。-a simple stream
mCordic
- 自己编写的cordic算法，用于坐标旋转，采用了流水线结构编写，值得看。
Pulsemeasurement
- 用T0监视一生产流水线，每生产100个工件，发出一包装命令，包装成一箱，并记录其箱数。-T0 monitoring a production line with every production of 100 parts, issued an order packing, packing into a box, and record the box number.