搜索资源列表
FSM
- 典型实例用FPGA来实现有限 状态机 FSM的程序编写-fpga fsm verilog
ddr_verilog
- DDR控制器的VERILOG代码；状态机；读写；刷新等操作-ddr controller,verilog
fVerrilog_Devr
- 朋友，我是Jawen.看到先前上载的一套CPLD开发板的VHDL源码挺受欢迎的，现在就将她的Verilog源码也一并贡献给大家：8位优先编码器，乘法器，多路选择器，二进制转BBCD码，加法器，减法器，简简单易懂状态机，四位比较器，7段数码管，i2c总线，lcd液晶LCD显示出来，拨码开关，串口，蜂鸣器，矩阵键盘，跑马灯，交通灯，数字时钟 可直接使用。 -Friends, I Jawen. See previous upload a CPLD Development Board VHDL so
FEP1C3_12_7_SP
- 基于FPGA的信号采集及频谱分析，用VHDL编写，压缩包里是Quartus下的工程。AD采样用状态机实现现，并存入LPM_RAM。设计了一个UART模块（也是状态机实现的），可将数据发到ＰＣ机上。 已通过测试。 -FPGA-based signal acquisition and spectrum analysis, using VHDL prepared compression bag Quartus engineering. AD sampling using the state mac
KEY
- 基于状态机的按键扫描程序 有短按键和长按键的处理 AVR-Short key and long key processing AVR-based the key scanning procedures of the state machine
keyboard
- 基于AVR的矩阵键盘扫描程序，采用状态机编写程序，编译器为I-AVR-based matrix keyboard scanning procedures, the use of state machine programming, compiler of the ICC
Quantum4EmbSyss
- Practical Statecharts in C C++ Quantum Programming for Embedded Systems，嵌入式上的状态机编程，里面包含了英文书籍及示例代码，在网上找了很久才找到的-Practical Statecharts in C C++ Quantum Programming for Embedded Systems, the machine programming embedded on the state, which contains Engli
VHDL
- 自己写的串口程序，其中接收模块和发送模块分开了，主要对用状态机编写串口协议!-UART TXD，RXD
tlc549adc
- 利用状态机实现对TLC549的采样控制，改变ADC的模拟量输入值，数据采集读取后在数码管上显示-The state machine implementation TLC549 sampling control to change the value of the analog input of the ADC data acquisition read digital display
detector_Moore
- 该程序实现了序列101101的检测，每当检测到该序列就输出1，采用了Moore型状态机。-This procedure realize the series 101101 detection, whenever detection to the sequence is output 1, the Moore type state machine.
counter_led1
- 三段式状态机控制LED以不同的频率闪烁，时候入门，经典-Three-state machine controls the LED flashes at a different frequency, time entry, classic
Traffic
- 交通灯控制器的Verilog代码，采用了三段式的状态机描述，适合学习和练习，包括了验证代码-A Verilog code of Traffic light controller, using a three-stage state machine descr iption suitable for learning and practice, including the verification code
verilog
- 一些基本的Verilog 代码 包括基本的分频器设计，交通灯设计，自动售货机设计，有限状态机的设计-Some basic Verilog For freshman
fpga_Stepper-motor
- 通过状态机控制步进电机的转动方向和转动角度-Through the state machine to control the direction of rotation of the stepper motor and the rotation angle
a-simple-state-machine
- 简易状态机 verilog实现的简单状态机，全工程不错的 典型历程 值得学习入门很好的实验例程-Simple state machine verilog achieve a simple state machine, the typical course of the whole works good deserves learning entry good experimental routines
verilog_iic_at24c04
- verilog语言实现的iic协议通信，一段式状态机实现，结合按键和数码管，用来控制和显示数据-Verilog language the iic protocol communication, for some state machine implementation, buttons and digital tube, used to control and display data.
beep-sing(VHDL)
- 向蜂鸣器发送一定频率的方波可以使蜂鸣器发出相应的音调 该实验通过设计一个状态机和分频 器使蜂鸣器发出"多来咪发梭拉西多"的音调。 -Sent to the buzzer frequency square wave of the experiment through the design of a state machine and divider buzzer sounded " more than a microphone Fat shuttle Rasi multi to
key
- verilog的按键消抖程序，利用状态机完成的-verilog the the key debounce program, the completion of the state machine
Automatic-beverage-vending-machine
- 自动售饮料机，只可投入5毛和1块钱，每瓶饮料为2.5元，要求应用状态机设计该系统，并编写Testbench。 输入信号定义： clk：时钟输入 ngreset：复位信号 half_yuan：五毛钱 one_yuan：一元钱 输出信号定义： dispense：表示机器售出一瓶饮料 collect：用于提示投币者取走饮料 half_out：表示找回五毛钱-Drinks vending machine can only be put into hair
simple_fsm_moore_3_always_best
- 三段式moore FSM状态机源码的标准实现方法-3 section moore FSM source code