搜索资源列表
ch5example4
- 自动增益控制（AGC）原理与仿真 AGC环路中增益控制函数为 f(x)=100/（1+100x）-Automatic gain control (AGC) Principle and simulation of AGC loop gain control function f (x) = 100/(1+100 x)
timing
- 在SIMLINK中用gandner 算法实现定时环路中的时间检测-Gandner algorithm used in SIMLINK timed loop in the time of detection
rhb
- 理解生成树协议STP的配置及原理。 使网络在有冗余链路的情况下避免环路的产生，避免广播风暴等。 -Understanding Spanning Tree Protocol STP configuration and principle. The network in a redundant link, to avoid loop formation, and so to avoid broadcast storms.
allpath
- 有向图，所有路径计算，不包含环路，结果中忽略了环路-null
GNSS_Simulator_SDR
- 经典的GPS接收机学习程序！友好的GUI界面，跟踪环路性能直观的显示！-GPS receiver classical learning process! Friendly GUI interface, the tracking loop performance visual display!
Gps_Simulator_buaa_v2.0
- 经典的GPS接收机学习程序！友好的GUI界面，跟踪环路性能直观的显示！-GPS receiver classical learning process! Friendly GUI interface, the tracking loop performance visual display!
ljc
- 从六行五列的数字矩阵（1-30）中，找出13到20的所有无环路路径。-Six-row 5 from the number matrix (1-30), find 13 to 20 for all non-loop paths.
costas
- costas环路参数计算MATLAB程序和仿真-costas loop parameter calculation and simulation of MATLAB program
1SD
- 非常好的环路设计方法！！电源设计，SABER仿真使用~- method for loop design
BulkLoopTest
- 程序执行时，往EP2OUT/EP4OUT填充数据后将立即通过自动指针传送送到EP6IN/EP8IN端点（未经过外部RAM），来进行批量端点环路测试。-Program execution, to EP2OUT/EP4OUT immediately after filling the data sent through the automatic pointer sent EP6IN/EP8IN endpoint (not through the external RAM), to carry ou
EP_Interrupts
- 本工程基于CYPRESS的固件程序框架，程序中通过使能端点中断，进行端点间数据的传送； 3个块输出端点：EP1OUT、EP2OUT、EP4OUT 3个块输入端点：EP1IN、EP6IN、EP8IN 各端点配置： EP1OUT:大小-64KB, 传输方向：输出，传输方式：块传输； EP1IN:大小-64KB, 传输方向：输入，传输方式：块传输； EP2:大小-512KB、双缓冲, 传输方向：输出，传输方式：块传输； EP4:大小-512KB、双缓冲,
Bulkext
- CYPRESS CY68013 固件程序，功能：批量环路测试-CYPRESS CY68013
Bulkloop
- 端口环路测试 本工程基于CYPRESS的固件程序框架，程序中设置了4个FIFO端点 2个块输出端点：EP2OUT、EP4OUT 2个块输入端点：EP6IN、EP8IN 程序执行时，往EP2OUT/EP4OUT填充数据后将立即通过自动指针传送送到EP6IN/EP8IN端点（未经过外部RAM）， 来进行批量端点环路测试。 打开工程文件加下的cybulk块传输软件，选择对应端点通道（如：OUT:0X02,IN:0X86 ）设置传输数据大小 和传送的内容后，点击右
2008130283
- 设计解决哲学家就餐的并发线程，采用了3种预防死锁的方法（摒弃‘环路等待’条件，摒弃‘请求和保持’条件，摒弃‘不剥夺’条件），要预防死锁，只采用其中的任何一种方法即可。-Design of concurrent threads Dining Philosophers solution, using a 3 way deadlock prevention (discard ' Circle wait' conditions, get rid of ' request and to
TheStudyofSimulationforTracingSatelliteDopplerShif
- 。利用理想二阶锁相环构造了三阶 环，对其捕获带宽、时间响应特性、稳定性和误差响应特性进行了仿真研究，分析了三阶环的参数选择 原则和跟踪卫星多普勒频偏的能力，并给出了环路滤波器的数字实现框图-. Ideal second-order phase-locked loop constructed using the third-order loop, its capture bandwidth, time response, stability and response characteris
DesignoftrackingloopofGPSsoftwarereceiver
- 本文在分析GPS 软件接收机跟踪原理的基础上，首先比较码环与载波环不同鉴相器的性能，然后对二阶锁相环中不同环路参数设下的跟踪效果进行仿真分析，最后设计 了合适的码环与载波环路，并用实际采集的GPS 数据论证了所设计环路的有效性，为GPS 软件接收机跟踪环路的设计提供了参考。-Based on the analysis of GPS receiver tracking software on the basis of the principle, first compare the diffe
code
- GPS 跟踪环路性能分析, TCXO, OCXO, XO,不同机动,动态的比较,对相位噪声的影响, 仿真-GPS tracking loop performance analysis, TCXO, OCXO, XO, different motor, dynamic comparison of the impact of phase noise simulation
fanji
- TOPSWITCH 反激电源控制环路设计详细介绍了如何设计反激开关电源的环路-TOPSWITCH flyback power supply control loop design described in detail how to design the loop flyback switching power supply
3-4-2McBSP1_LB
- DSP 5416 McBSP实验程序（初始化环路返回模式，发送，接收），SEED DED54XX通过。-DSP C5416 McBSP examples, SEED Dec54xx passed.
84f704a6df6c
- 介绍数字锁相环的基本结构,详细分析基于FPGA的数字锁相环的鉴相器、环路滤波器、压控振荡器各部分的实现方法,并给出整个数字锁相环的实现原理图。仿真结果表明,分析合理,设计正确。-MC145159 PLL frequency synthesizer design and realization of PLL frequency synthesizer the basic principles of integrated PLL chip M C 145159 work characteristic