搜索资源列表
MC145159PLL
- 基于MC145159的PLL频率合成器设计与实现 介绍了锁相环路频率合成器的基本原理,分析了集成锁相环芯片M C 145159的工作特性,给出了集成锁相环芯片M C 145159的一个应用实例,为高频频率合成器的设计提供了一个较好的思路.测试结果证明了设计的合理性与实用性,系统频率稳定度优于10-7.-MC145159 PLL frequency synthesizer design and realization of PLL frequency synthesizer the basic
DW200672502
- 运放稳定性 第一部分 一共上传10部分 环路稳定性基础
DigitalPLL
- 介绍数字锁相环的基本结构,详细分析基于FPGA的数字锁相环的鉴相器、环路滤波器、压控振荡器各部分的实现方法,并给出整个数字锁相环的实现原理图。仿真结果表明,分析合理,设计正确。
ACarrierTrackingAlgorithmBasedOnFPLL
- 介绍了一种基于锁频锁相环(FPLL)的载波跟踪算法。频率跟踪模块可以适应较大动态范围的频率变化,基于软件的数控振荡器(NCO)模块可以达到极高的频率跟踪精度。由于有锁频环的频率牵引,锁相环路滤波器可以设计得很窄,具有很好的抑噪性能,满足精确跟踪载波相位的要求。因此,该基于FPLL的载波跟踪算法可以适应信号存在较大的动态范围和噪声干扰的应用环境;同时,其鉴频鉴相算法表达式简单,易于用可编程数字器件实现。
pll_component_design_matlab
- PLL system LPF/PFD/VCO/Divider model in Matlab,在Matlab中将PLL系统的各个模块模型话,便于分析整个PLL的环路稳定特性,锁定时间等…… 附录中包含完整的Matlab code
costas环资料
- 基于FPGA的全数字Costas环的设计与实现.caj 数字COSTAS环的原理与设计.kdh 一种改进的载波同步Costas环路设计及实现.caj 一种适合高速数字通信的并行Costas环结构.caj
数字Costas环的设计与实现
- 针对扩频系统的载波同步, 研究了数字Costas 环的设计和实现方法。介绍了数字Costas 环的结构、实现载波同步的基本方法。以二阶环为例, 分析了数字锁相环的环路滤波器的参数设计方法, 为数字Costas 环的设计提供了参考。提出了在高速信号处理板(以FPGA 和DSP 为基础) 中数字Costas 环的实现方案, 经工程验证, 能够实现载波同步, 解调出所需信号.
开关电源环路增益测试
- 开关电源环路增益测试.pdf
Performance_Comparisons_betwee
- FLL、PLL、DLL的设计与比较,在扩频通信系统中这三种环路就是关键。,FLL, PLL, DLL design and comparison, in the spread spectrum communication system in these three loops is the key.
dxz
- 低相噪、低杂波数字锁相环路滤波器的设计,caj格式,下载前请安装相应阅读器-Low phase noise, low-noise digital phase-locked loop filter design, caj format, download the pre-install the corresponding reader
xiangweiji
- 锁相环路是一种能够跟踪输入信号相位的闭环自动控制系统。随着信息科学和电子技术的迅速发展,锁相环路在电子技术的各个领域得到了广泛的应用。-PLL is able to track the input signal phase of the closed-loop automatic control system. With the information science and electronic technology is developing rapidly, PLL at various
RFC3063-chinese
- RFC3063 MPLS(多协议标签交换)环路预防机制 本文讲述了一种基于“线程”的、用于防止多协议标签交换协议(MPLS)设置含有环路的标签交换路径(LSP)的简单机制。此机制与虚电路(VC)的合并相兼容,但此兼容u并不是必需的。该机制还可用于下游按需等级分配也可用于下游等级分配。在协议消息中对要传输的信息进行了紧密的捆绑(也就是,不需使用路径矢量)。当一个节点需要转换到它的下一跳时,分布式程序被执行。不过,这只针对那些下游变化的节点。-RFC3063 MPLS (Multi-protoc
si4133-datasheet
- 该Si4133是一个单片集成电路,既执行IF和双频 RF合成为无线通信应用。在Si4133 包括三个和VCO,环路滤波器,参考和VCO分频器,相位 探测器。除法和可编程掉电设置与threewire 串行接口。-The Si4133 is a monolithic integrated circuit, both the implementation of the IF and dual-band RF synthesis for wireless comm
ppl
- 锁相电路是相位锁定环(Phase Locked Loop)的简称,主要由鉴相器、环路滤波、压控振荡器成 。主要是要掌握LabVIEW图形化编程特点,-PLL circuit is phase-locked loop (Phase Locked Loop) for short, mainly by the phase detector, loop filter, VCO into. Mainly to grasp the features of LabVIEW graphical programm
digital_pll
- 传统的数字锁相环系统是希望通过采用具有低通特性的环路滤波器,获得稳定的振荡控制数据由于数字电子技术的迅速发展,尤其是数字计算和信号处理技术在多媒体、自动化、仪器仪表、通讯等领域的广泛应用,用数字电路处理模拟信号的情况日益普遍。所以模拟信号数字化是信息技术的发展趋势,而数字锁相环在其中扮演着重要角色。-Conventional digital PLL system is to have a low-pass characteristics by using the loop filter to o
A_method_based_on_Leo_satellite_communications_tim
- 摘 要:定时恢复是数字接收机中的关键技术,基于某特定LEO低轨卫星通信系统应用,重点研究了异步时钟采 样恢复法的工作原理,提出了一种改进的Gardner定时误差检测算法,给出了整个定时环路的具体实现方案,并针对其 性能进行了分析。仿真结果表明,在大多普勒加速度的卫星信道环境下,该方案能够满足系统设计的要求,且实现结 构简单、优化,可大幅降低算法复杂度,在较高信噪比的情况下,具有更加优化的性能。 -Abstract: The timing recovery is a key tec
LOOPFLITER
- 环路滤波器,课程设计作品,经验证可用,强烈推荐下载-LOOPF LITER for communications,great
控制环路设计
- 该文档详细讲解了开关电源控制环路的设计及补偿方法(The document explains the circuit design of the switching power supply in detail)
ON-bright开关电源环路设计与计算
- 该文档详细的分析了开关电源中环路设计的概念及设计方法(In this document, the concept and design method of loop design in switching power supply are analyzed in detail)
利用dsPIC DSC和DCDT设计模拟和数字电源补偿器
- 利用dsPIC DSC和DCDT设计模拟和数字电源补偿器,简化数字环路设计。(DsPIC DSC and DCDT are used to design analog and digital power compensators to simplify the digital loop design.)