CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 搜索资源 - 秒表 vhdl

搜索资源列表

  1. MB

    0下载:
  2. vhdl秒表程序,从书上看到的例子,试了可以,值得学习。-vhdl stopwatch program, from the book to see examples of the test can be, it is worth learning.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:272906
    • 提供者:张双洋
  1. miaobiao

    0下载:
  2. VHDL语言实现的秒表设计,具有分秒,计数清零等功能-VHDL language implementation of the stopwatch design, with the minutes and seconds, counting functions such as Clear
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:316657
    • 提供者:tangchengjiang
  1. mb

    0下载:
  2. 简单秒表(1分钟),希望对初学者有帮助,VHDL-Simple stopwatch (1 minute), want to be helpful for beginners, VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1046094
    • 提供者:陈俊
  1. VHDLscounter

    0下载:
  2. 通过VHDL自行设计的一个秒表共有4个输出显示,分别为、十分之一秒、秒、十秒、分,所以共有4个计数器与之相对应(3个十进制计数器,一个6进制计数器用来对十秒进行计数),整个秒表还需有一个复位信号和一个精确的10HZ时钟信号。-Of a self-designed by VHDL stopwatch showed a total of four outputs, namely, one-tenth of seconds, seconds, ten seconds, minutes, so a to
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:330605
    • 提供者:zhangmin
  1. startwatch1

    0下载:
  2. 利用VHDL硬件描述语言实现 一个秒表设计,其中有5个VHDL文件。startwatch为顶层文件-The use of VHDL hardware descr iption language designed to achieve a stopwatch, of which five VHDL files. startwatch for the top-level files
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:2830
    • 提供者:李磊
  1. CANDY1

    0下载:
  2. 用VHDL实现的数字钟,实现消抖,计时,显示分秒,秒表等功能-VHDL implementation with digital clock and realize elimination shake, timing, displays minutes and seconds, stopwatch functions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1343
    • 提供者:凌云
  1. VHDLforclock

    0下载:
  2. 用VHDL编写电子时钟芯片,具有整点报时,闹钟,秒表功能,调时可按十分与个位分别调时-The preparation of electronic clock chip with VHDL, with the whole point timekeeping, alarm clock, stopwatch function, can be transferred when the transfer is with a bit difference when the
  3. 所属分类:Other windows programs

    • 发布日期:2017-05-17
    • 文件大小:4539324
    • 提供者:林寒
  1. electricwatch

    0下载:
  2. 用VHDL语言设计多功能的电子表。实现基本电子表的时间显示、闹钟、秒表等功能-VHDL language design with multi-functional electronic watch. The time table to achieve basic electronic display, alarm clock, stopwatch functions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:974982
    • 提供者:mollyma
  1. biao

    0下载:
  2. 用VHDL 描述的 “秒表"程序设计-Described using VHDL programming stopwatch
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:837
    • 提供者:chong
  1. miaobiao

    0下载:
  2. vhdl实现秒表,功能包括计时、冻结时间显示、暂停-vhdl implementation stopwatch functions, including time, freezing time display, pause
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2148369
    • 提供者:nuandong
  1. VHDLSecondAndOther

    0下载:
  2. VHDL 秒表 计数器 等等的实验课程的优秀程序集,适合初学者学习-VHDL second and other
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:3178
    • 提供者:乔安山
  1. miaobiao

    0下载:
  2. 用VHDL实现的秒表功能,包括分频器,动态显示模块-VHDL implementation with stopwatch functions, including crossover, dynamic display module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:333273
    • 提供者:miaoxiaohu
  1. shuzimiaobiao

    0下载:
  2. 秒表设计中的分块模块的设计,运用VHDL语言编写-Stopwatch design block module design, the use of VHDL language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:76882
    • 提供者:林泽宇
  1. watch

    0下载:
  2. 本文件为电子设计而开发的多功能数字钟VHDL语言完整源代码 --该数字钟实现的功能有时间,秒表,闹钟,年月日的显示设置等 -This document is multi-functional electronic design and development of a complete VHDL, digital clock source code- the digital clock function can be achieved time, stopwatch, alarm clo
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:526451
    • 提供者:钟祥
  1. digital_clock

    0下载:
  2. 用VHDL语言实现常用的数字秒表,并在Sparten3E FPGA上运行通过。-VHDL language commonly used with a digital stopwatch, and Sparten3E FPGA run through.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-19
    • 文件大小:29535609
    • 提供者:刘勇
  1. second

    0下载:
  2. 在QuarterII环境下开发 应用VHDL语言编写的秒表程序 能够用于计时-Development and application environment in QuarterII VHDL program can be written in stopwatch for timing
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:318830
    • 提供者:tom
  1. count60

    0下载:
  2. 基于FPGA的VHDL的秒表计时器程序,希望有助于FPGA初学者。 -I down know。
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:25991
    • 提供者:周健
  1. seccount

    0下载:
  2. 用VHDL语言设计电子数字秒表。包含相关文件及说明,用户可以在Xilinx ISE 环境下运行。-With VHDL language design digital stopwatch. Contains the corresponding code and all documents. Users can Xilinx ISE environment in operation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:662257
    • 提供者:chenlan
  1. rar

    0下载:
  2. 51单片机实现的时钟,有调时和秒表功能,用vhdl语言实现-51 MCU clock, and stopwatch function when it has been argued, with vhdl language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:54336
    • 提供者:王雨辰
  1. digital-electronic-clock

    0下载:
  2. 基于VHDL的数字电子时钟的设计 实现计时,秒表,闹钟功能-VHDL-based design implementation digital electronic clock timer, stopwatch, alarm clock function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:215952
    • 提供者:min
« 1 2 3 4 56 7 8 »
搜珍网 www.dssz.com