搜索资源列表
TM1668
- TM1668 功能介绍，经典应用及时序控制。（TM1668 是一种带键盘扫描接口的LED（发光二极管显示器）驱动控制专用电路，内 部集成有MCU 数字接口、数据锁存器、LED 高压驱动、键盘扫描等电路。）-TM1668 features of classic application and timing control. (TM1668 is a scanner with a keyboard interface, LED (light emitting diode display) ded
display
- keil坏境下 STC12C5A系列单片机的数码管显示程序 采用锁存器-keil under bad environment STC12C5A series MCU using digital tube display program latch
VHDL-language
- 用VHDL语言完成4位锁存器、测频控制器的设计-VHDL language to complete 4-bit latch, the measured frequency controller design
25-dsm
- 单个数码管静态显示，用锁存器进行控制，需要请留意-Static single digital display, with the latch control, need to pay attention
Program3
- 用 vhdl 语言设计 8 位数码扫描显示电路，显示输出数据直接在程序中给出。增加 8 个 4 位锁存器作为输出显示数据缓冲器，由外部输入8个待显示的十六进制数。-Design with vhdl language display 8-bit digital scanning circuit, display output data are given directly in the program. Increased eight 4-bit latch display data buffer
t3
- CD4046锁存器的pspice仿真程序-CD4046 latches pspice simulation program
display-number-C51
- 51的数码管显示代码，从0到F每隔1秒变换一次，通过锁存器控制数码管-display C51
gundong
- 7x30点阵时钟，51实现的电子钟，点阵显示，使用锁存器，时钟芯片，初学者参考。-7x30 piont led display clock by 51 muc
protuse
- 六位共阴数码管的protuse仿真电路设计 （带有锁存器）-Six of the protuse simulation of Yin digital circuit design (with latches)
74HC
- 74HC锁存器C51源程序,这是一个简单的例程-74HC latch C51 source, this is a simple routine
VHDLBasicExperimentSJTU
- 上海交大几个基础VHDL 实验的代码,包括分频器，计数器，七段计数器，状态机，锁存器等-Shanghai Jiaotong University and a few experiments of basic VHDL code, including the frequency divider, timer, seven segment counter, state machines, latches, etc.
DDPP
- 数字设计原理与实践，英文版,是一本数字逻辑电路方面的书籍，使用Verilog VHDL语言进行开发，并且专门有一张是来讲解如何进行开发的，一般的锁存器、寄存器之类的基础性的原理都有-Digital Design Principles and Practices
shumaguandongtaixianshi
- 数码管动态显示 四位八段共阴数码管 利用锁存器 数组 实现-Digital dynamic display
HT1621--LCD
- 你要驱动的LCD 3COM 6SEG 要用驱动IC 或 锁存器 下面是HT1621驱动程序，用电阻分压和锁存器成本低点，驱动芯片占用I/O口少-You have to drive LCD 3 COM 6 SEG with driver IC or latches Below is HT1621 driver, with resistance points pressure and latches cost low, drive chip takes up the I/O mo
adc0804
- adc0804ADC0804: ADC0804是8位全MOS中速A/D 转换器、它是逐次逼近式A/D 转换器，片内有三态数据输出锁存器，可以和单片机直接接口。单通道输入,转换时间大约为100us。ADC0804 转换时序是：当CS＝0 许可进行A/D 转换。WR由低到高时，A/D开始转换，一次转换一共需要66－73 个时钟周期。CS与WR同时有效时启动A/D转换，转换结束产生INTR 信号（低电平有效），可供查询或者中断信号。在CS和RD 的控制下可以读取数据结果。本实验没有使用INTR信-ad
latches-
- 锁存器，FPGA实验alter DE2开发板自带光盘的案例教程编程解析-Latch, FPGA experimental alter the DE2 development board comes with the CD case tutorial programming resolution
550vvhdll0
- 50个VHDL常用的模块，包含计数器器，译码器，编码器，锁存器等等，可供参考 -50 VHDL commonly used modules, including the counter, decoder, encoder, latches and more is available for reference
SR_latch
- SR锁存器的verilog程序实现-SR latch verilog program
verilog
- verilog HDL 入门学习的源代码。 包括双向语法，计数器，状态机，锁存器，uart等-Introduction to learning verilog HDL source code. Including two-way grammar, counters, state machines, latches, uart, etc.
10.LED
- 采用并行控制、动态显示方式：TMS320F28335 DSP数据线控制显示数据，通过74HC374对数据进行锁存；数码管公共端由另一片74HC374输出作为片选，分时控制数码管，达到动态显示的目的。74HC374控制信号由CPLD（xc95144xl）和GAL（一个PLD芯片）译码输出。并通过头文件（xdata.h）和修改CMD文件定义各个74HC374的地址为一个结构体，其中，“*Ex_smgc = (Uint16 *)0x206000 ”的高4位对应于4个数码管使能的锁存器地址。 “*E