CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 搜索资源 - 锁存器

搜索资源列表

  1. 11.LCD

    0下载:
  2. 实验采用TMS320F28335数据线控制,将数据与控制信号分时存于锁存器中。其中,“*Ex_lcdc = (Uint16 *)0x20c000 ”对应于液晶显示器件使能的锁存器地址。 “*Ex_lcd = (Uint16 *)0x204000 ”对应于给液晶显示器送数据的锁存器地址。 -TMS320F28335 control LCD sign different word and logic.
  3. 所属分类:DSP program

    • 发布日期:2017-04-01
    • 文件大小:639270
    • 提供者:yannaifan
  1. VHDL

    0下载:
  2. 电路主要由七个模块组成:时钟产生模块用于产生1KHz的扫描时钟和1Hz的时钟;二分频模块用于对1Hz的时钟信号二分频;测量/校验选择模块用于功能选择;计数模块用于对输入的cp信号计数;送存选择、报警电路根据选择的量程送存信号并显示单位,在超出所选量程时报警;锁存器锁存要显示的结果;扫描显示模块在1KHz的扫描时钟下,依次扫描三个数码管,并显示结果。-The circuit consists of seven main modules: clock generation module is use
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-11
    • 文件大小:2407
    • 提供者:张骞
  1. li

    0下载:
  2. 动态显示的特点是将所有位数码管的段选线并联在一起,由位选线控制是哪一位数码管有效。这样一来,就没有必要每一位数码管配一个锁存器,从而大大地简化了硬件电路。选亮数码管采用动态扫描显示。所谓动态扫描显示即轮流向各位数码管送出字形码和相应的位选,利用发光管的余辉和人眼视觉暂留作用,使人的感觉好像各位数码管同时都在显示。动态显示的亮度比静态显示要差一些,所以在选择限流电阻时应略小于静态显示电路中的。-Dynamic display characteristics of all digital tube
  3. 所属分类:assembly language

    • 发布日期:2017-11-12
    • 文件大小:9878
    • 提供者:SSSS
  1. design_1

    0下载:
  2. 编码锁存器由主持人(start)控制以及 6 名选手输入(xuanshou(6:0))。主持 人信号无效(‘1’)时,将中间变量 Q_Z‘0’赋‘1’,主持人信号有效(‘0’)之后,如果中间 变量 Q_Z‘0’ 为‘1’,这时候 存下选手号的七段码显示,并将中间变量 Q_Z‘0’ 赋值为‘0’,使 下一个选手抢答信号输入无效,达到锁存的效果。最后给抢中输出(q)赋‘0’,表示已经 有选手抢中。-Encoding latch is controlled by the host (start) an
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-24
    • 文件大小:59389
    • 提供者:张永满
  1. TM1636

    1下载:
  2. tm1636驱动,TM1635 是一种带键盘扫描接口的LED(发光二极管显示器)驱动控制专用电路,内部集成有MCU 数字接口、数据锁存器、LED 高压驱动、键盘扫描等电路。-tm1636 driver
  3. 所属分类:SCM

    • 发布日期:2015-06-23
    • 文件大小:21504
    • 提供者:liuxiaobo
  1. adc0809

    0下载:
  2. ADC0809是CMOS单片型逐次逼近式A/D转换器,它由8路模拟开关、地址锁存与译码器、比较器、8位开关树型D/A转换器、逐次逼近 寄存器、三态输出锁存器等其它一些电路组成。因此,ADC0809可处理8路模拟量输入,且有三态输出能力,既可与各种微处理器相连,也可单独工作。输入输出与TTL兼容。 -ADC0809 CMOS monolithic type successive approximation type A/D converter, 8-way analog switch,
  3. 所属分类:SCM

    • 发布日期:2017-11-15
    • 文件大小:112363
    • 提供者:柏龙
  1. program

    0下载:
  2. 1、 编程完成显示程序,要求在实验箱BANK2部分数码管上显示“1234”,请认真阅读电路,计算出段码锁存器和位选锁存器的地址,显示程序仍然按照“送段码、送位选、延时、消隐”的十字方针进行控制,只是控制的方法不同了,此时锁存器的LE端口由地址总线控制。 2、 根据实验箱BANK2部分电路,完成由8255的I/O扩展操作,在8255A的PA口上接有8个发光二极管,在其上完成一流水灯程序。 3、 根据实验箱BANK2部分电路,完成由8255的I/O扩展操作,将8255A PB口上外接的拨码开
  3. 所属分类:assembly language

    • 发布日期:2017-11-27
    • 文件大小:12435
    • 提供者:刘琪
  1. shift

    0下载:
  2. “双向”指的是加1还是减1操作,可以用语句 if dir=’1’ then … else实现; “异步清零”指的是只要reset为高电平,立即清零,而不需要等待时钟脉冲(计数脉冲)到来; “同步时钟使能”是指当enable有效时还不能立即把内部输出值加载到锁存器的数据端,而是需要等到下一个时钟,在时钟信号的控制下再相应。 -" Two-way" means plus or minus 1 operation, with a statement if dir = &#
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-22
    • 文件大小:237955
    • 提供者:shuang
  1. LED-dianzizhong

    0下载:
  2. 这是一款电子钟的设计代码,利用C51作为主控芯片,外围有共阴极数码管、DS18B20温度传感器、锁存器等。实现的功能是显示实时日期、时间、温度。并且能够设置日期时间以及闹钟。-This is an electronic clock design code C51 as the master chip, common cathode LED, DS18B20 temperature sensor, latches and other peripherals. Achieve the functio
  3. 所属分类:SCM

    • 发布日期:2017-11-11
    • 文件大小:63476
    • 提供者:李鑫煌
  1. library-ieee

    0下载:
  2. 用VHDL语言编写的锯齿波,并且包括锁存器的生成代码-With the VHDL language sawtooth, and latch generate code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-17
    • 文件大小:10753
    • 提供者:衣海霞
  1. led2

    0下载:
  2. 用573锁存器控制和单片机脚直接位选控制(非译码器控制)数码管-573 latch control and microcontroller feet directly bit digital tube selected control (non-decoder control)
  3. 所属分类:SCM

    • 发布日期:2017-12-06
    • 文件大小:1198
    • 提供者:韩建超
  1. Electronic-latch

    0下载:
  2. 包含电子锁存器示例程序和51单片机精彩教程-Contains the electronic latch sample programs and 51 microcontroller wonderful tutorial
  3. 所属分类:SCM

    • 发布日期:2017-11-23
    • 文件大小:1046528
    • 提供者:sunww
  1. C51LED

    0下载:
  2. C51控制LED发光,带锁存器控制。C51单片机学习的第一个标准实例。-C51 control LED light with the latch control. C51 microcontroller learning the first instance of a standard.
  3. 所属分类:SCM

    • 发布日期:2017-11-13
    • 文件大小:23918
    • 提供者:ss
  1. jingtai

    1下载:
  2. 运用t1,t0定时器对led数码管进行静态显示,其中用到hc573锁存器-Use t1, t0 timer led digital tube static display, which uses hc573 latch
  3. 所属分类:SCM

    • 发布日期:2014-04-21
    • 文件大小:1024
    • 提供者:柳力峰
  1. Eight-16-band-frequency-meter-design

    0下载:
  2. 8位16进制频率计的设计,其中包括测评控制电路的设计,32位锁存器的设计,32位计数器的设计和频率计顶层文件-Eight 16-band frequency of the design, including the design of the evaluation of the control circuit, 32-bit latch design, the design of 32-bit counter and frequency meter top-level document
  3. 所属分类:Other systems

    • 发布日期:2017-11-10
    • 文件大小:1829806
    • 提供者:杨静
  1. stm32-OV7670CameraDriverPpcb

    0下载:
  2. stm32的摄像头驱动程序+原理图(OV7670+STM32+8位数据锁存器)-stm32+OV7670 CameraDriver+pcb.zip
  3. 所属分类:SCM

    • 发布日期:2017-11-16
    • 文件大小:2345107
    • 提供者:mm
  1. latch

    0下载:
  2. 频率计设计的一个模块,即锁存器,实现了对六位计数结果和溢出信号over的锁存功能 -Frequency meter design a module latch, the six count results and overflow signal over the latch function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-23
    • 文件大小:724
    • 提供者:李雪
  1. final

    0下载:
  2. 频率计设计的各个模块连接的总程序,即把分频器、控制器、计数器、闸门控制、锁存器、显示器都连接起来,测试频率范围为:10Hz~100MHz 第一档:闸门时间为1S时,最大读数为999.999KHz 第二档:闸门时间为0.1S时,最大读数为9999.99KHz 第三档:闸门时间为0.01S时,最大读数为99999.9KHz。 用六位BCD七段数码管显示读数。-The various modules connected to the total program, frequency
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-13
    • 文件大小:725
    • 提供者:李雪
  1. PLL

    0下载:
  2. FPGA板上的锁存器PLL控制代码(verilog代码)-FPGA board latch the PLL control code (Verilog code)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-26
    • 文件大小:2755
    • 提供者:麦涛涛
  1. Sdram_PLL

    0下载:
  2. SDRAM的锁存器控制程序verilog代码-The SDRAM latches control program verilog code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-27
    • 文件大小:3184
    • 提供者:麦涛涛
« 1 2 3 4 5 6 7 89 10 11 12 13 14 »
搜珍网 www.dssz.com