搜索资源列表
Costa_sss
- 科斯塔斯环 有助于载波同步的研究 锁相 载频3.563MHz，初始频率3.5628MHz 绘图显示具体的循环锁相过程 绘图显示相位变化-Costas reference for carrier synchronization fc0=3.563MHz,fc=3.5628Mhz show the process of synchronzation and phase change with figure.
bingwang
- 并网逆变器的程序电流环控制并有DA以及锁相部分-Grid inverter program current loop control and a DA and a lock portion
Frequencylockloop
- 仿相环功能-锁频环鉴别结果-锁频环跟踪结果-Frequencylockloop-Identification results- frequency PLL frequency lock loop tracking results
SVPWM-MATLAB-Simulation
- SVPWM，逆变，电压外环电流内环双环控制，锁相-SVPWM inverter
ixermtivecluster
- 锁相环控制,用的IC是AT89C2051,用P1口做控制,不知大家有没兴趣()
brpyicit
- 实现同步时采用锁相环,锁相环实现的原理,及源代码,()
QNEJ46
- 锁相环的基本原理,设计结构,及实现过程介绍()
PLL
- 本次的设计主要任务是学会调用锁相环 IP 核，并对其进行仿真， 具体要求如下：（1）熟练掌握调用锁相环 IP 核的详细步骤。将 50M 的时钟分成 20MHz 和 100MHz 两个时钟（2）对锁相环进行仿真，验证 调用的锁相环的正确性。(The main task of this design is to learn to call the phase-locked loop IP core.)
shuankuifadianjibingwang
- 风力发电 双馈发电机 并网 仿真 策略 电流滞环控制 锁相环(matlab DFIG dianliu fangzhen suoxianghuan zhihuan)
threelevelsvpwm
- 此三电平SVPWM Matlab/simulink仿真模型可是硬菜哦，包含正负序分解算法、DDSRF锁相环算法、SVPWM三电平调制算法 良心满满的(It's 3't the 3't's the SVPWM Matlab/simulink, is is the the first-first-initionalmethod, the DDSRFlock, the SVPWM3 of the model method.)
ADF4351 (2)
- stm32 f407基于adf4351的锁相环程序(Stm32 f407 phase-locked loop program based on adf4351)
PMSM_SMO_dq
- 离散型永磁同步电机滑模控制，采用锁相环实现角度估算，角度误差低，效果好。(PMSM_SMO_PLL,test is good.)
TFT驱动显示
- 有verilog 编程语言，分为三个模块，包括pll锁相环，dispaly，以及driver模块
TI三相太阳能逆变器
- 三相太阳能逆变器 锁相环 mppt spwm逆变程序(Three phase solar inverter)
DSP直通程序
- 该程序用于Analog Device 公司ADSP-21489 DSP的仿真，从数据的读入到数据的读出的完整过程。其中包含锁相环PLL、编解码器AD1939的使用等。
lc72131收音控制
- 通过单片机控制锁相环LC72131，可以配合LA1837，la1836，LA1830等收音IC进行自动收台
DPWM
- 用Verilog实现数字脉宽调制模块，主要模块有锁相环、计数器、多路选择器(The digital pulse width modulation module is realized by Verilog. The main modules are PLL, counter and multiplexer)
CS5218设计资料 CS5218最新说明书 CS5218芯片
- Capstone CS5218是一款单端口HDMI/DVI 电平移位器/中继器，具有重新定时功能。它支持交流和直流耦合 TMDS 信号高达 3.0-Gbps 的操作与可编程均衡和抖动清洗。它包括 2 路双模 DP 电缆适配器寄存器，可用于识别电缆适配器的功能。抖动清除 PLL 可以更好地满足更高数据速率的 HDMI 抖动合规性。设备的操作和配置可以通过引脚设置或 I2C 总线来实现。自动关机和静噪以提供灵活的电源管理 1. 特点总则 符合高达 3.0Gbps 的 HDMI 1.4b 规格
FPGA等精度频率计
- 先预置一个闸门信号,将该闸门信号作为D触发器的输入端,将被测信号作为D触发器的时钟,当闸门信号有效的时候(即从0到1的时候)，在被测信号的上升沿来临的时候,闸门信号被送到D触发器的Q端口。D触发器的Q端口分别连接两个计数器,一个计数器对基准时钟计数(板子上的50M时钟或者用锁相环倍频后的高速时钟)，另一个计数器对被测信号计数。当闸门信号有效被送到Q端口的时候,使能这两个计数器进行计数,当基准时钟计数到1s的时候,闸门信号拉低,无效(产生时间宽度为1s的闸门),计算这1s的时间内,被测信号计数了多