搜索资源列表
PLLprogram
- 数字锁相环程序，适合于FM、AM开发 数字锁相环程序，适合于FM、AM开发-DPLL procedures for FM, AM Development DPLL procedures for FM, AM Development
aduc841
- 基于单片机Aduc841的调试程序，包括锁相环PLL4153的驱动和39VF040flash芯片的驱动以及通过串口和上位机通信的代码。-based SCM Aduc841 debugging procedures, PLL PLL4153 including the driver and 39 VF040flash chip and drive through the serial port and PC communications code.
010919.pdf
- 全数字锁相环ＶＨＤＬ描述并实现功能仿真，另附有图形说明-DPLL VHDL descr iption and achieve functional simulation, followed by graphic shows
verilogpll1234
- 基于verilog的全数字锁相环的设计，基于verilog的全数字锁相环的设计。-verilog DPLL the design, verilog based on the DPLL design.
VHDL_PLL
- 介绍了锁相环PLL的实现原理，可以为VHDL实现PLL提供参考。-introduced PLL PLL The principle for VHDL PLL reference.
200761311574149479
- 介绍了如何使用数字锁相环,如何用VHDL实现数字锁相环-on how to use the DPLL, how to use VHDL DPLL
MC145159PLL
- 基于MC145159的PLL频率合成器设计与实现 介绍了锁相环路频率合成器的基本原理,分析了集成锁相环芯片M C 145159的工作特性,给出了集成锁相环芯片M C 145159的一个应用实例,为高频频率合成器的设计提供了一个较好的思路.测试结果证明了设计的合理性与实用性,系统频率稳定度优于10-7.-MC145159 PLL frequency synthesizer design and realization of PLL frequency synthesizer the basic
DPLL
- 介绍了一宽带的数字锁相环的实现方法，欢迎大家踊跃下载
digtal_radio_design
- 数字式调频收音机设计 介绍利用数字锁相频率合成技术构成收音机的电调谐部分并阐述了收音机的调台、选台、搜索与存储等功能的电路设计原理,着重介绍了用收音机集成芯片CXA1019S构成的FM电路、频率合成器芯片BU2614构成的锁相环电路。
数字Costas环的设计与实现
- 针对扩频系统的载波同步, 研究了数字Costas 环的设计和实现方法。介绍了数字Costas 环的结构、实现载波同步的基本方法。以二阶环为例, 分析了数字锁相环的环路滤波器的参数设计方法, 为数字Costas 环的设计提供了参考。提出了在高速信号处理板(以FPGA 和DSP 为基础) 中数字Costas 环的实现方案, 经工程验证, 能够实现载波同步, 解调出所需信号.
三相电压不平衡条件下锁相环的设计与实现
- 为了保证并网逆变器、静止同步补偿器等电力电子装置在三相不平衡、畸变或 电压突降条件下正常工作,要求必须研究使用高性能锁相电路跟踪检测技术，能够快 速、准确地锁定正序基波电压相位。本文针对三相电压不平衡等现象研究了锁相环 的设计及实现，主要包括以下几方面： 首先，介绍了课题研究的背景及意义，并对锁相环的工作原理、种类及其发展状 况作了较为全面的综述，总结了并网变换器对锁相环技术的基本要求。 其次，在分析基于单同步参考坐标系的软件锁相环(SSRF SPLL)的结构和工作原 理的基础上，
改善动态相位跟踪和不平衡电压检测性能的改进软锁相环算法
- 相位检测是控制系统的基础，软锁相环检测适用于电 压畸变场合，便于数字化实现。分析了软锁相环应用于静止 同步补偿器时面临的若干问题，并提出了2 方面的改进方 案：一是针对超前/滞后环节参数选取困难的问题，将其滤 波功能转移到前置延时信号消除环节中；二是q 轴电压经 PI 调节的输出直接作为相位的误差信号，减少了前向积分 环节。通过仿真实验证明改进后的软锁相环在动态相位跟踪 及不平衡电压检测等方面的性能有显著改善。
pllverilog 完成pll锁相环的设计
- 基于FPGA的程序编写，完成pll锁相环的设计，实验证明次程序是完整的-FPGA-based programming, complete pll PLL design, experiments show that second program is complete
dxz
- 低相噪、低杂波数字锁相环路滤波器的设计,caj格式，下载前请安装相应阅读器-Low phase noise, low-noise digital phase-locked loop filter design, caj format, download the pre-install the corresponding reader
111
- 数字鉴相器,数字锁相环频率合成系统FPGA的实现,很有借鉴价值-Digital phase detector, digital PLL frequency synthesizer system FPGA realization of referential value
2009
- 智能全数字锁相环的设计,基于FPGA实现。-Intelligent all-digital phase-locked loop design, FPGA-based implementation.
1
- 仿真锁相环 及锁相环的MATLAB代码-pll MATLAB
锁相环参考文档
- 本文档对锁相环进行了介绍，有助于对锁相环的基本了解
锁相环PLL算法
- 该算法是介绍三相软件锁相环源代码，通过C编写(PLL algorithm source code)
锁相环技术原理及FPGA实现 Altera Verilog版
- 锁相环技术原理及FPGA实现 Altera Verilog版