CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 搜索资源 - DE1

搜索资源列表

  1. Audio_Out_Serializer

    0下载:
  2. The Audio Core interacts with the Audio CODEC (enCOder/DECoder) on the Altera DE2/DE1 Boards and provides an interface for audio input and outpu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1214
    • 提供者:gasha
  1. Avalon_Audio

    0下载:
  2. The Audio Core interacts with the Audio CODEC (enCOder/DECoder) on the Altera DE2/DE1 Boards and provides an interface for audio input and outpu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1894
    • 提供者:gasha
  1. Clock_Edge

    0下载:
  2. The Audio Core interacts with the Audio CODEC (enCOder/DECoder) on the Altera DE2/DE1 Boards and provides an interface for audio input and outpu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:614
    • 提供者:gasha
  1. SYNC_FIFO

    0下载:
  2. The Audio Core interacts with the Audio CODEC (enCOder/DECoder) on the Altera DE2/DE1 Boards and provides an interface for audio input and outpu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:870
    • 提供者:gasha
  1. IICbus

    0下载:
  2. 基于nios ii 控制altera de1 开发板上iic总线实现与at24c02通信-Based on nios ii controlled altera de1 Development Board iic bus for communication with the at24c02
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-31
    • 文件大小:13524857
    • 提供者:梁重
  1. video_encoder_board_att

    0下载:
  2. This the artwork for a board that connects a video encoder chip to a Altera DE1 board (or any other) via a IDE cable-This is the artwork for a board that connects a video encoder chip to a Altera DE1 board (or any other) via a IDE cable
  3. 所属分类:Video Capture

    • 发布日期:2017-03-28
    • 文件大小:15439
    • 提供者:ghost
  1. video_board_schemtic1

    0下载:
  2. this the schemtic for hooking up a video encoding chip (SAA7121H) to a IDE connector so it can connect to a DE1 FPGA board or any other you fancy-this is the schemtic for hooking up a video encoding chip (SAA7121H) to a IDE connector so it can connec
  3. 所属分类:Video Capture

    • 发布日期:2017-03-22
    • 文件大小:27395
    • 提供者:ghost
  1. de1

    0下载:
  2. the first demo for matlab !-demo for matlab !
  3. 所属分类:Other systems

    • 发布日期:2017-04-14
    • 文件大小:4073
    • 提供者:GOOD LEARNER
  1. image_download_demo(valid20091129)

    0下载:
  2. DE1上实现数码相框的verilog代码,以及实现方式-DE1 digital photo frame to achieve the verilog code, and Realization
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-07-29
    • 文件大小:33127807
    • 提供者:roychen
  1. TRDB_LCM

    0下载:
  2. DE1/DE2的TRDB_LCM驱动Verilog源代码。-DE1/DE2 of TRDB_LCM drive Verilog source code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:248734
    • 提供者:zhouxiao
  1. Zet-1.1.2

    0下载:
  2. 這是一個開放的執行情況等廣泛使用的IA - 32架構(一般稱為 x86)的。這個項目是很新,但它可以合成一個可配置的設備,如FPGA或CPLD的,或作出一個定制的ASIC。兩個 FPGA板目前支持:賽靈思 ML403和Altera DE1。 玩沙丘2在MS - DOS平台上運行的中興通訊。看到一些其他的圖片。 玩沙丘2在MS - DOS平台上運行的中興通訊。看到一些其他的圖片。 這個項目是很複雜的,是在一個非常早期的發展階段。只有16位的一部分(即該80186分之8086)的支持,看
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:548617
    • 提供者:bruce
  1. keyboard_PS2

    0下载:
  2. This program provides the communication between keyboard PS2 with DE1 KIT
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:815315
    • 提供者:QuocHuyHoang
  1. verilog

    0下载:
  2. 利用verilog HDL编程驱动7段译码显示器,采用一位8进制方式,已在DE1开发板上得到验证。-Using verilog HDL programming display driver 7 of decoding, using an 8 hex mode, has been validated in DE1 Development Board.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:2871
    • 提供者:李龙
  1. DE1_NIOS

    0下载:
  2. 用DE1试验箱实现的VGA调试程序,效果不错,分享下!-Chamber to achieve the VGA with DE1 debugger, well, sharing the next!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2338026
    • 提供者:Dobin
  1. DE1_Default

    0下载:
  2. ps2鼠标的源代码,外国人写的,经典非常好-ps2 mouse source code, foreigner, the classic is very good
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1029490
    • 提供者:张鹏
  1. Zet-1.2.0

    0下载:
  2. 在DE1开发板上运行Windows系统,编写语言是Verilog-failed to translate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1989362
    • 提供者:seasun
  1. DE1_LTM_TEST

    0下载:
  2. altera DE1 +terasic 触摸屏例程-altera DE1+ terasic touch screen routine
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:63043
    • 提供者:张健
  1. DE1_LTM_Ephoto

    0下载:
  2. altera DE1 +terasic 触摸屏例程-altera DE1+ terasic touch screen routine
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:220036
    • 提供者:张健
  1. shiftreg

    0下载:
  2. Shift regisiter altera de1 board example
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:597
    • 提供者:Jhon
  1. DE1_SD_Card_Audio

    0下载:
  2. altera de1系列SD卡音乐播放工程 插入SD卡可直接播放-altera de1 series of projects into the SD card SD card music player can play
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-01
    • 文件大小:13835328
    • 提供者:zoujiaji
« 1 2 34 5 6 7 »
搜珍网 www.dssz.com