搜索资源列表
47_695
- 一个关于quartus2 6.0的破解软件-a quartus2 6.0 on the hacking software
FPGApro
- VERILOG HDL 实际工控项目源码 开发工具 altera quartus2-verilog HDL actual industrial projects source development tools altera quartus2
EXPT10_1_SONGER
- 乐曲硬件演奏电路设计,采用VHDL语言，quartus2开发平台-music concert circuit hardware design using VHDL, quartus2 Development Platform
EXPT10_2_TENNIS
- 乒乓球游戏电路设计，quartus2平台-game of table tennis circuit design, platform quartus2
EXPT12_5_RSV
- 采用高速A/D的存储示波器设计，quartus2平台-high-speed A / D to the storage oscilloscope design, platform quartus2
EXPT12_10_PHAS
- 数字移相信号发生器设计，采用quartus2平台-digital phase shifting generator design platform using quartus2
fir_core
- fir滤波器，用matlab，dsp和quartus2设计的-fir filter, using Matlab, dsp design and quartus2
freq
- 一个基于quartus2的等精度频率计的设计，主要采用的verilogＨＤＬ语言
IDE_2_SATA_CODE
- IDE到SATA的转换源代码，只得学习 开发环境QUARTUS2
intro_to_quartus2_chinese
- quartus2编译环境 最新的cpld开发环境
vhdl_fft
- 一个用vhdl语言（硬件描述语言）编写的fft实现程序。fft用途很广，该程序可以在cpld或fpga等硬件上实现，软件坏境为maxplus10.0及以上或quartus2。
100Examples
- 该源码为用VHDL（硬件描述语言）编写的100个实例的源代码，是学习VHDL的绝好资源。软件环境为maxplus10.2及以上版本或Quartus2。
int2bit
- 整型数据转换为二进制数据的实验。全部都是整个文件夹上传的。可以用QUARTUS2直接运行的。
qiangdaqi
- 抢答器。可以直接用QUARTUS2运行，解压无需密码。以前我们做实验的时候用的这个
Counter
- VHDL硬件描述，使用环境为Quartus2 6.1 分别为16进制及60进制计数器的源代码
4_Adder_Unique
- Quartus2实现的四位进制并行加法器 用VHDL语言实现
stop_watch
- 采用Quartus2编写的电子秒表电路 实现计时、暂停等功能
clk_scan
- 采用Quartus2编写的数码管扫描显示电路 共有三个电路 电路1：当按下启动计时按钮时，实验箱上的8个数码管数码1~8以4Hz的频率，从0到9反复不停计数，8个数码管同一时刻显示同一个数字。当按下异步清零按钮时，则8个数码管均显示为0。 电路2：当按下启动计时按钮时，8个数码管1~8以4Hz的频率完成从0到9的跳跃循环计数，即每一时刻只有一个数码管点亮。即：数码管1计数0后，数码管2计数1，以此类推，数码管8计数7后，数码管1再计数8……。当按下异步清零按钮时，则数码管1点亮，显示
FSKPSK
- FSK和PSK调制与解调的VHDL源程序.是在QUARTUS2环境下开发的.
songer-03_24
- 基于VHDL的乐曲演奏硬件电路,基于AT的FPGA,由Quartus2编译通过