搜索资源列表
ps2_mouse
- VHDL ps2接口 实现 鼠标传输 时序逻辑， 串口连接-vhdl for mouse(ps2)
VGA_rom_27704167
- vhdl (ps2接口） 实现rom 读取 -vhdl (ps2） for rom
VGA
- 时序逻辑 VHDL 实现VGA显示接口 串口连接-vhdl vga
URAT-
- 异步串行通信接口UART的VHDL程序实现-Asynchronous serial communication interface UART VHDL program realization
pci
- VHDL编写的pci接口程序，为项目的接口部分，可直接使用。-pci interface source code writing by VHDL.
eluosi_game
- 使用Quartus II 9.1完成俄罗斯方块游戏，只要使用有VGA和键盘接口的FPGA开发板就行实现。操作简单，使用的是VHDL和Verilog语言-Use the Quartus II 9.1 to complete the tetris game, as long as you use a VGA and keyboard interface implementation of FPGA development board. The operation is simple, the use
8255IPCORE
- 基于VHDL的8255可编程并行接口电路设计 -8255 IP Core
iic-BUS
- I2C/IIC 总线接口驱动，在Altera的FPGA上跑过，VHDL编写-I2C/IIC bus interface driver, running over the FPGA
URAT
- 在ISE环境下，用VHDL语言实现RS232串口设计，实现串口通信。通过串口调试工具向 0000000UART发送16进制数，FPGA将UART接收到的串行数据转换为并行数据，并在8个 LED灯上输出显示；同时，并行数据又被重新转换为串行数据，重新送给RS-232接口，并在 串口调试工具上再次显示，SW0为复位键。 比如：串口调试工具发送两位16进制数，然后能在LED上显示，并且重新在串口调试工 具上显示。串口调试工具设置：波特率设为9600，默认奇校验。-In the IS
axi_jesd204b
- ADI JESD204接口的ADC与Xilinx FPGA接口IP，包含Verilog和VHDL源代码，AXI总线接口，ADC串行控制接口-ADI IP for interfacing JESD204 ADC to Xilinx FPGA, include Verilog/VHDL source code, AXI interface and serial config interface
spi_verilog_master_slave_latest.tar
- 该项目从需要具有强大而简单的以VHDL编写的SPI接口核心开始，用于通用的FPGA到设备接口。 所产生的内核产生小而高效的电路，从非常慢的SPI时钟到超过50MHz的SPI时钟。-This project started the need to have robust yet simple SPI interface cores written in VHDL to use in generic FPGA-to-device interfacing. The resulting co
FPGA-8253
- 本文就基于 FPGA微机与接口实验平台设计的问题，首先讲述了 核心板的设计。在 FPGA基础上，以可编程计数器 / 定时器 8253 和可编程并行控制器 8255为例，并介绍了 8255 和 8253 接口芯片，用 VHDL语言设计了8255 和 8253 的功能，最后在 ModelSim SE开发软件上实现了编译、调试、-In this paper, based on FPGA computer and interface experimental platform design issues
fdiv_test_isim_beh
- VHDL主要用于描述数字系统的结构、行为、功能和接口。除了许多具有硬件特性的句子外，VHDL语言形式、描述风格和语法与一般计算机高级语言非常相似。VHDL的程序结构是一个工程设计，或设计实体（可以是一个组件，一个电路模块或一个系统）被划分为外部（或可见部分，和端口）和内部（或不可视）-VHDL is used primarily to describe the structure, behavior, function, and interface of digital systems. In
FPGA_AND_ASIC
- 首先要知道自己在干什么？数字电路(fpga/asic)设计就是逻辑电路的实现，这样子说太窄了，因为asic还有不少是模拟的，呵呵。我们这里只讨论数字电路设计。实际上就是如何把我们从课堂上学到的逻辑电路使用原理图(很少有人用这个拉)，或者硬件描述语言(Verilog/VHDL)来实现，或许你觉得这太简单了，其实再复杂的设计也就是用逻辑门电路搭起来的。你学习逻辑电路的时候或许会为卡拉图，触发器状态推倒公式而感到迷惑，但是其实有一点可以放心的是，实际设计中只要求你懂得接口时序和功能就可以了，用不着那么
五子棋
- 五子棋 主要用到了VGA和PS2接口的外设 基本实现了双人对战五子棋的功能。感觉有很多纰漏，想请大家指点下。(five-in-a-row vga ps2 fpga vhdl verilog)
422rx
- VHDL实现了422通讯接口的接收功能，完成一定波特率的接收(VHDL implements the receiving function of the 422 communication interface)
tb_des_loop
- des——top加密vhdl模块，顶层设计接口用于docsis3.0加密(Des - Top encryption VHDL module, top-level design interface for docsis3.0 encryption)
fifo_FPGA
- 68013 FIFO 接口程序，USB开发、VHDL开发(68013 FIFO USB VHDL FPGA)
modelsim se 10.1a crack
- Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术，编译仿真速度快，编译的代码与平台无关，便于保护IP核，个性化的图形界面和用户接口，为用户加快调错提供强有力的手段，是FPGA/ASIC设计的首选仿真软件。(Mentor's ModelSim, the industry's best HDL language simulation