搜索资源列表
dpll_4
- 实现4阶数字锁相环，老外写的，有详细注释，如果您觉得不错，就re一下-achieve four bands DPLL, a foreigner writing a detailed notes, if you think it's good, what re
2005117163755
- MPSK解调的关键在于载波同步和码元同步．这里采用 数字锁相环实现载波同步和码元同步。-MPSK demodulator is the key carrier synchronization and code synchronization. Here digital PLL carrier synchronization and code synchronization.
all_digital_phase_locked_loop
- 一篇关于数字锁相环的很好的文章，费了很大力气才搞到的-a DPLL on the good paper, and a great effort will involve the
DigitalPLL
- 一篇简单易懂的关于数字锁相环概念原理设计的经典文章
02
- 基于VHDL的全数字锁相环的设计 有关键部分的源代码 hehe !
testbench
- 一个自己编写的全数字锁相环及其测试向量，比较简单但功能基本达到。
2004628927130
- 下了点关于数字锁相环的东东,下了点关于数字锁相环的东东!
1183469773
- 下了点关于数字锁相环的东东,下了点关于数字锁相环的东东!
sch02
- 下了点关于数字锁相环的东东,下了点关于数字锁相环的东东.
clkrecoveryDPLL
- 用于时钟恢复的全数字锁相环设计，可以去掉时钟的抖动。
3DPLL_fangan
- 介绍了数字锁相环的3种设计方法，并对各自的工作原理做了详细分析。
mb1504programphoto
- 数字锁相环mb1504驱动程序和应用图纸
pll1
- 该程序实现的功能是数字锁相环的设计。源代码可以直接进行仿真试验◎
gfuzzy
- 基于模糊逻辑控制的数字锁相环，用于通信系统中的载波恢复。Digital phase lock loop base on fuzzy logical control, which is used to recover carrier in communication system.
全数字锁相环
- 详细介绍数字锁相环的工程
PLL_grt_rtw.rar
- C语言实现了数字锁相环的程序，不过程序比较复杂，得参照MATLAB中 Discrete 3-phase pll模型,C language implementation of the DPLL procedure, but more complicated procedures, may refer to MATLAB, Discrete 3-phase pll model
SystemView
- 文件名 例子说明 1-1.svu 信号的平方 1-2.svu 双边带调幅信号的频谱 3-1.svu 拉普拉斯系统 3-2.svu 三阶系统的根轨迹与波特图计算 4-1.svu AM调制解调 4-2.svu AM 超外差收音机模型 4-3.svu SSB移相法形成 5-1.svu 间接法调频 5-2.svu 阿姆斯特兰朗法调频 5-3.svu FM积分鉴频器的仿真 5-4.svu 声音通过FM传输 6-1.svu 用一阶锁相环实现的FM解调器 6
pll
- 摘要:叙述了全数字锁相环的工作原理,提出了应用VHDL 技术设计全数字锁相环的方法,并用复杂可编程逻辑器件CPLD 予以实现,给出了系统主要模块的设计过程和仿真结果。-Abstract: This paper describes the working principle of an all-digital phase-locked loop is proposed application VHDL technical design an all-digital phase-locked loo
weitongbu
- 用数字锁相环实现位同步信号提取，包含各个模块的电路设计程序。-To achieve bit synchronization with digital phase-locked loop signal extraction, each module contains the circuit design process.
dpll
- 本文介绍了锁相环路的基本原理，并着重分析了数字锁相环的结构、原理。利用Verilog语言对数字锁相环的主要模块进行了设计，并用Modelsim软件进行仿真。最后给出了整个系统的仿真结果，验证设计的正确性，并在现场可编程门阵列FPGA上予以实现-dpll