搜索资源列表
二阶锁相环设计中环路参数的选择
- 用于载波恢复的锁相环参数设计 很有用的哦,希望下载看看,对你有帮助的-for carrier recovery PLL parameters useful in the design Oh, look at the download, you have to help
锁相环计算
- 这是我编写的计算锁相环分频数的一个工具-This is my calculation prepared by the sub - PLL frequency of a tool
全数字锁相环
- 详细介绍数字锁相环的工程
发射部分采用锁相环式频率合成器技术
- 发射部分采用锁相环式频率合成器技术， MC145152和MC12022芯片组成锁相环，将载波频率精确锁定在35MHz，输出载波的稳定度达到4×10-5，准确度达到3×10-5，由变容二极管V149和集成压控振荡器芯片MC1648实现对载波的调频调制；末级功放选用三极管2SC1970，使其工作在丙类放大状态，提高了放大器的效率，输出功率达到设计要求。,Part of the launch phase-locked loop frequency synthesizer using technolog
pllzijida 自己利用PSCAD搭建的２种PPL锁相环
- 自己利用PSCAD搭建的２种PPL锁相环，能够自己调节ＰＩ参数，并与自带的ＰＬＬ进行了测试比较。-PSCAD build their own use two kinds of PPL phase-locked loop to adjust the PI parameters of their own, and with the built-in PLL more
PLL
- simulink 仿真锁相环的一个pdf-a pdf of pll using simulink
costas_loop
- 使用改进的COSTAS环实现锁相环（PLL），应用于高动态的数字化接收系统-COSTAS Central improved to achieve phase-locked loop (PLL), used in high dynamic digital reception system
suoxiang
- 该文件运用matlab仿真工具仿真通信中的关键技术之一，锁相环。采用不同的调制方式。-The document the use of simulation tools for communication matlab simulation of one of the key technologies, phase-locked loop. Different modulation.
pll
- 摘要:叙述了全数字锁相环的工作原理,提出了应用VHDL 技术设计全数字锁相环的方法,并用复杂可编程逻辑器件CPLD 予以实现,给出了系统主要模块的设计过程和仿真结果。-Abstract: This paper describes the working principle of an all-digital phase-locked loop is proposed application VHDL technical design an all-digital phase-locked loo
PLL
- LM3236锁相环程序设计-LM3236 PLL program design
PLL(lin)
- 锁相环的设计主要用于载波跟踪代码，在载波跟踪捕获当中可能会用到的源代码-PLL design is mainly used for carrier tracking code, the carrier capture which may be used to track the source code
Cckk6
- 通信系统仿真原理与无线应用第六章的程序，是关于锁相环与微分方程的。-failed to translate
soniclean200812161411248509
- 这是一篇关于cmos锁相环频率合成器的文章-this is an article of cmos pll
PLLC
- 平方载波同步法的MATLAB实现 锁相环部分的仿真程序 结果正确 可以直接使用-PLLC.M
weitongbu
- 用数字锁相环实现位同步信号提取，包含各个模块的电路设计程序。-To achieve bit synchronization with digital phase-locked loop signal extraction, each module contains the circuit design process.
sxkbc
- 应用于非理想电网环境下的单相锁相环软件设计，采用FIR滤波器进行设计。(Design of single-phase phase-locked loop software for non ideal power grid environment, using FIR filter design.)
锁相环 Folder
- 可实现labview虚拟锁相，不必通过硬件来实现(for labview lock-in loop)
科斯塔斯环和锁相环
- 一个简易的科斯塔斯环和锁相环简介，可能对某些仿真有用(The costas loop can be simulated in MATLAB)
锁相环
- 实现电压快速锁相跟踪，尤其是电压不平衡时的电压跟踪(Realizing fast phase locked tracking of voltage)
并网逆变器中全软件锁相环的设计与实现
- 讲述并网逆变器中全软件锁相环的设计与实现，，即检测基波正序分量的电网电压不平衡和扭曲的条件下。明确地,提出了一种积极的基于一种新的序列检测器双同步坐标系的解耦锁相环（双dq–PLL），完全消除了检测误差传统的同步参考框架（SRF–锁相环PLL）(and implementation of all software phase-locked loop in grid connected inverter is described, that is, detecting the positive a