搜索资源列表
PIC模拟异步串行通讯UART
- 模拟异步串行通信-simulation asynchronous serial communications
交流异步矢量程序
- 用2407A编写的交流异步矢量程序源代码-TMS320LF2407A prepared using asynchronous communication vector source code
同步复位与异步复位问题
- 同步复位与异步复位问题，应用于EDA设置，适合初学者-asynchronous and synchronous reset reduction, EDA application settings for beginners
异步串行口
- 用汇编语音编写的基于320TMSC54XXDSP的异步串行口与PC机的接口程序，在ccs5000平台测试通过-compiled using voice-based 320TMSC54XXDSP prepared asynchronous serial port and PC Access mouth procedures, the test platform through ccs5000
异步FIFO存储器的控制设计
- 异步FIFO控制器的设计 主要用于异步先进先出控制器的设计。 所用语言Verilog HDL.-asynchronous FIFO controller design for the main asynchronous FIFO controller design. The language used Verilog HDL.
设定80C51串行异步通讯的波特率
- 设定80C51串行异步通讯的波特率-set 80C51 serial asynchronous communication baud rate
该程序实现2407的串口异步通信
- 个在两个DSP之间实现简单异步通信的通用程序。 //该程序实现2407的串口异步通信-in two months between DSP simple asynchronous communication common procedures. / / The program of the 2407 serial asynchronous communication
异步串行通信实验
- 这是通讯接口实验《异步串行通信实验》的原理程序，适合于那些上嵌入式系统、通信、计算机专业的人-This is the communication interface experiment, "asynchronous serial communications experiment," the principle procedures, suitable for those on embedded systems, communications, computer speci
异步FIFO的VERILOG实现（格雷码）
- 使用格雷码实现异步FIFO
异步fifo的两种经典设计
- 异步fifo的两种经典设计，英文文章，里面含有verilog源代码
7位二进制计数器
- 应用VHDL语言编写设计一个带计数使能、异步复位、同步装载的可逆七位二进制计数器，计数结果由共阴极七段数码管显示
实验8 含异步清零和同步使能的计数器的设计
- 该压缩包内是一个含异步清零和同步清零的计数器，内还有源代码以及说明文档
异步通信软件模拟，基于RS-232的串口通信，RS-485的多机通信，I2C总线协议的软件实现，SPI总线在单片机系统中的实现
- 2.1异步通信软件模拟2.2基于RS-232的串口通信2.3基于RS-485的多机通信2.4 I2C总线协议的软件实现2.5 SPI总线在单片机系统中的实现
异步电机的仿真模型，三电平逆变器
- 异步电机的仿真模型，三电平逆变器，直接转矩控制 ,Induction motor simulation models, three-level inverter, direct torque control
F2812_SPWM.rar
- 2812的SPWM程序 基于2812的交流电机SPWM开环调速 以下代码为SPWM开环控制的核心代码，在50HZ交流异步电机调试通过。,2812 SPWM chengxu design hope with you . SPWM Intended for product evaluation purposes DSP28_Example.c
用 vhdl 设计含异步清零和同步时钟使能
- 用 vhdl 设计含异步清零和同步时钟使能的十进制加法计数器。再用 vhdl 设计含异步清零和同步时钟使能的十进制加减可控计数器。 -With vhdl design with asynchronous clear and synchronous clock enable decimal up counter. Vhdl design and then synchronize with asynchronous clear and clock enable control counter
DSP2812三相异步电机控制
- 通过DSP2812实现对三相异步电机速度的控制(Speed control of three phase asynchronous motor through DSP2812)
异步FIFO
- 自己编写的同步和异步FIFO的verilog代码，验证过，有可靠性(Verilog code of my own synchronous and asynchronous FIFO, verified,and reliable.)
异步中断重映射
- 这是自己做的关于stm32上的异步中断重映射功能(Asynchronous interrupt remapping function on stm32)
异步FIFO
- 纯Verilog实现的异步FIFO，分为读写控制模块，SRAM CORE，同步等几个模块，内含源文件和仿真文件(The asynchronous FIFO implemented by Verilog is divided into read-write control module, SRAM core module and synchronization module)