CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - XUP

搜索资源列表

  1. xup_v2pro

    0下载:
  2. Xilinx ISE&EDK 8.2平台的快速点餐系统设计-Xilinx ISE
  3. 所属分类:Other Embeded program

    • 发布日期:2017-05-02
    • 文件大小:993293
    • 提供者:huosijia
  1. 61EDA_C878

    0下载:
  2. fpga tv转vga 解码器adv7180,视频转换adv7123-fpga tv to vga,decoder adv7180,video converter adv7123
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:2042711
    • 提供者:james
  1. spartan_labview_8_driver

    0下载:
  2. The LabVIEW FPGA for SPARTAN 3E XUP driver was developed to enable educators to use LabVIEW FPGA to teach digital and embedded design concepts. This driver is for educational use and cannot be used on custom FPGA hardware.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-13
    • 文件大小:20602396
    • 提供者:gaansan
  1. spartan_labview_2009_driver

    0下载:
  2. The LabVIEW FPGA for SPARTAN 3E XUP driver was developed to enable educators to use LabVIEW FPGA to teach digital and embedded design concepts. This driver is for educational use and cannot be used on custom FPGA hardware.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-16
    • 文件大小:25473318
    • 提供者:gaansan
  1. XUP

    0下载:
  2. xinlinx最新工艺下的xup开发套件描述-xup
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1758585
    • 提供者:
  1. PipelineCPU

    0下载:
  2. 设计一个32位流水线MIPS微处理器,具体要求如下: 1. 至少运行下列MIPS32指令。 ①算术运算指令:ADD、ADDU、SUB、SUBU、ADDI、ADDIU。 ②逻辑运算指令:AND、OR、NOR、XOR、ANDI、ORI、XORI、SLT、SLTU、SLTI、SLTIU。 ③移位指令:SLL、SLLV、SRL、SRLV、SRA。 ④条件分支指令:BEQ、BNE、BGEZ、BGTZ、BLEZ、BLTZ。 ⑤无条件跳转指令:J、JR。 ⑥数据传送指令:LW、SW
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:11827
    • 提供者:Peter
  1. wenbenxianshi

    1下载:
  2. 用modelsim和ise开发文本显示系统。包括键盘PS2输入,SVGA视频同步,RGB处理,作者姓名显示,光标发生,图片动态显示。采用XUP Virtex-II Pro开发系统。-With modelsim and ise development text display system.Including the PS2 keyboard input, SVGA video synchronization, RGB, author name, according to the cursor,
  3. 所属分类:SCM

    • 发布日期:2015-07-21
    • 文件大小:8192
    • 提供者:
  1. initial_lib

    0下载:
  2. Vivado的初始库文件,内含74LS系列IP模块和XUP系列模块(The initial library file of Vivado contains 74LS series IP module and XUP series module.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-04
    • 文件大小:376832
    • 提供者:李航16
搜珍网 www.dssz.com