搜索资源列表
rgb2ycrcb
- 真正可用的RGB转YCbCr的verilog程序，输出格式为标准BT.656格式，经本人亲自编写并验证，可在硬件上正常工作。
JPEGDecoder
- JPEG解码器的硬件语言描述，主要的描述语言是verilog,用硬件结构实现了解码功能。
GaussDOG
- 利用DK+Handel-C工具实现SIFT算法的前期预处理功能(高斯DOG图像序列生成)的源代码。 DK+Handel-C工具能直接把基于C语言的设计转变为优化的HDL(可以实现：C到VHDL、C到Verilog、C到EDIF等的自动生成)，进而通过FPGA实现。从而保证了各种复杂的高难算法在工程应用的实时性，为许多复杂算法具体工程实现提供了重要技术手段。 源代码采用Handel-C语言编程(Handel-C由C/C++演化而来)，在DK环境中运行，可以自动实现C到VHDL、C到Veri
VGA_TV
- 一个模拟视频输入转VGA视频输出的Verilog程序
xapp208
- xilinx 基于查找表方法实现的IDCT的verilog源码
mc8051
- jpeg解压verilog程序
dds(heli).rar
- DDS用verilog 实现，可以实现方波、正弦和三角,DDS using verilog realized, can be square wave, sinusoidal and triangular
Edge-detection
- 多个边缘检测sobel算子的verilog程序模块。-Multiple edge detection sobel operator verilog program modules
vga.rar
- 基于DE2板子的，VGA 图像显示，采用verilog语言,Based on the DE2 board, VGA image display, using Verilog language
Dwt离散db小波
- 小波变换子程序-Wavelet Transform Subroutine
JPEG2000
- JPEG 2000 国际标准系列 ISO/IEC FCD15444-1~6-JPEG 2000 international standard series ISO/IEC FCD15444-1 ~ 6
vga_timing_gen
- verilog文件 实现VGA时序驱动，产生vsync和hsync信号。附有自检测程序。-Verilog file to achieve VGA timing-driven, resulting in VSYNC and HSYNC signals. With self-testing procedures.
jpeg2000_intel
- Intel® Integrated Performance Primitives JPEG 2000 Sample for Windows*-Intel ? Integrated Performance PrimitivesJPEG 2000 Sample for Windows*
yuvrgb
- 将yuv4：2：2的图像数据转为rgb格式，用Verilog HDL编写-yuv4：2：2 to rgb
yavga
- This core is a simple and small VGA controller. * It drives vga monitors with an 800x600 resolution and 72Hz vertical refresh rate (50MHz pixel clock) * It displays chars on the screen (each char is 8x16 pixels) * It has a customizable chars
Chapter10Sample
- 图像采集的FPGA实现用Verilog语言-vidio and miage tacking with the verilog language
lq057q3dc02_lates.tar
- LCD lq057q3dc02 的驱动 VHDL/verilog-LCD lq057q3dc02 driver VHDL/verilog
vga_fpga
- 详解介绍vga的verilog hdl编程原理，和vga原理和方法，程序详解等。-Xiang Jie introduced the verilog hdl programming principles vga, and vga principles and methods, procedures, etc. Xiangjie.