搜索资源列表
shuangshuru
- 双计数器技术做除法在二项技术中方便使用，代码实验验证过-Double counter technique to do division
counter
- 利用51单片机的中断功能实现计数器的程序设计。-Use of 51 single-chip microcomputer interrupt function implementation counter of program design.
counter
- 此代码是描述计数器的源代码，计数范围是0～2000和0～5-This code is to describe the counter of the source code,counting range is 0 ~2000 and 0 ~ 5000
count_1000
- 适用于verilog hdl初学者——0-999加法计数器，内带vwf波形仿真-Suitable for beginners 0-999 adding counter verilog hdl, which with vwf waveform simulation
counter
- 利用verilog编写的分频计数器，包括0.01s,1ms，1s三个计数器，可适用于ise14.7开发环境-Use verilog to write a crossover counter, including 0.01s, 1ms, 1s three counters, applicable to ise14.7 development environment
main
- 红外计数器，当红外探头检测到有物体经过后，单片机输出一个固定脉冲-Infrared counter, when the infrared sensor detects an object after the microcontroller output a fixed pulse
Debug-OK--Program
- A电子时钟 秒表 计数器 音乐播放 适用于初学都学习，已经调试OK，可直接使用-clock music play
cpld
- CPLD与电子CAD报告 VHDL中的并行语句、进程 信号、变量、顺序语句 分频器、计数器、译码器、状态机 数字钟综合设计-CPLD and VHDL electronic CAD report in parallel statement, the process signals, variables, sequential statements divider, counter, decoder, an integrated digital clock state machine des
plj
- 利用8031的T0计数器实现对方波信号的频率测量，幅度为0-5V， 测量结果在6位LED数码管上显示出来。 控制功能：每隔5秒钟测量一次，测量闸门时间设定为0.5秒。闸门开启（这时允许T0计数）时发 光二极管L1点亮，闸门关闭（测量结束，停止T0计数）时L1熄灭，同时在6位LED数码管上显示出 测量结果（精确到Hz）。 单片机晶振频率为6MHz - FUCTION: bin to bcd code bin 3 byte, bcd 4 byte
digital-clock-and-traffic-light
- 课题一是设计一个可控的100进制可逆计数器。课题二是设计交通灯控制系统在QuartusⅡ软件环境下，进行仿真实验和硬件下载，获得的测试结果满足设计要求。课题三是设计多功能数字钟系统（层次化设计。-The subject one is to design a controllable 100- band reversible counter. Subject two is the design of the traffic light control system in the Quartus I
trtgh4P944
- 8位十进制计数器,采用Verilog语言编写，成功与大家分享一下-8-bit decimal counter, use Verilog language, to share with you about my success
cfcountsql_4.5_sql
- 乘风多用户计数器 4.5 SQL乘风多用户计数器是目前唯一同时支持网站统计、网店统计和网店日历的多用户统计系统，可以统计PV、IP、来路、受访页、地区、搜索引擎、搜索关键字、回头率等，是网上少数支持GIF动态图片的网店统计系统之一，支持代理商销售统计点卡，支持整合其它程序注册用户，Flash图表数据展示，成熟系统构架，负载强，系统安装后基本实现免维护。- Adventure is the only multi-user support counter site statistics, stati
based-on-Freescale-S12X-MCUChap06
- 不是精品我不发 苏州大学资源-嵌入式系统设计实战 基于飞思卡尔S12X微控制器课件 第7章 主要内容： 定时器相关模块及其应用 1)计数器/定时器的基本工作原理 2)定时器模块的基本编程方法与实例 3)定时器模块输入捕捉功能的编程方法 4)定时器模块输出比较功能的编程方法与实例 5)定时器模块输出比较功能的编程方法 6)脉宽调制模块PWM 7)周期中断定时器模块PIT-I do not fine hair Suzhou University Resou
based-on-Freescale-S12X-MCUChap07
- 不是精品我不发 苏州大学资源-嵌入式系统设计实战 基于飞思卡尔S12X微控制器课件 第7章 主要内容： 不是精品我不发 苏州大学资源-嵌入式系统设计实战 基于飞思卡尔S12X微控制器课件 第6章 主要内容： 定时器相关模块及其应用 1)计数器/定时器的基本工作原理 2)定时器模块的基本编程方法与实例 3)定时器模块输入捕捉功能的编程方法 4)定时器模块输出比较功能的编程方法与实例 5)定时器模块输出比较功能的编程方法 6)脉宽调制模块PWM 7
jishuqi
- 关于计数器的基本设计例程，需要quartus软件才可以打开-Basic design routines on the counter, need quartus software to open
counter
- 加减计数器实现加减计数功能，可以预置初始值-Down Counter implement subtraction counting function, you can preset the initial value
微机原理实验报告（硬件）
- 实验1 存储器读写实验 实验2 简单I/O口扩展实验 实验3 8255并行口实验 实验4 8253定时器/计数器接口实验 实验5 8259中断控制器实验
Computer-Engineering-Experiment
- 包含数码管滚动显示，串口通信，小键盘输入，定时器/计数器等设计程序。-Scroll containing the digital, serial communication, keypad input, timer/counter and other design programs.
counter
- 用verilog实现基于FPGA的计数器功能实现-Realization of counter function based on FPGA with Verilog
Counter-Design-with-FF
- 利用不同种类的寄存器设计任意计数序列的计数器。-Using different types of register design of arbitrary sequence counter counts.