搜索资源列表
suoxianghuan
- 在数据采集系统中,锁相环是一种非常有用的同步技术,因为通过锁相环,可以使得不同的数据采集板卡共享同一个采样时钟。-In the data acquisition system, the phase-locked loop is a very useful synchronization technology, because the adoption of phase-locked loop, you can make the different data acquisition boards
FSK
- 主要探讨基于FSK制式的主叫号码来电显示的几种解码方式,详细介绍专用电路解调、锁相环解调和数字信号处理器(DSP)软件解调的识别方式,给出相应理论依据和实验数据,最后分析各种解码方式的优缺点。-FSK;HT9032;74HC9046;BF535
dds9851
- 本文主要介绍的是采用直接数字频率合成的短波信号发生器,它主要以微电脑控制部分、直接数字频率合成(DDS)部分、数字锁相环频率合成部分、背光液晶显示部分、功率放大部分等组成。该软件系统采用菜单形式进行操作,操作方便明了,增加了很多功能。它通过启动DDS后,把内存缓存区的数据送到DDS后输出相应的频率,并把数据转换为BCD码,送到液晶显示器进行显示。该系统输出稳定度、精度极高,适用于当代的尖端的通信系统和精密的高精度仪器。-This paper describes the use of direct
simplex_wireless_calling_system
- 单工无线呼叫系统分发射和接收两大部分。发射部分采用锁相环式频率合成器技术, MC145152和MC12022芯片组成锁相环,将载波频率精确锁定在35MHz,输出载波的稳定度达到4×10-5,准确度达到3×10-5,由变容二极管V149和集成压控振荡器芯片MC1648实现对载波的调频调制;末级功放选用三极管2SC1970,使其工作在丙类放大状态,提高了放大器的效率,输出功率达到设计要求。接收部分以超大规模AM/FM立体声收音集成芯片CXA1238S为主体,灵敏度、镜像抑制、信噪比等各项性能指标均达
verilog_dpll_
- 该源代码是用FPGA实现数字锁相环的逻辑,有需要的可以借鉴参考一下。-The source code is to use FPGA implementation of digital phase-locked loop logic, those in need can draw reference.
fjq1
- 介绍了在数字语音通信中, 利用在系统可编程技术和复杂可编程逻辑器件CPLD, 实现了数字语音的复接和分接 对于其中的单稳态电路的数字化和数字锁相环提取位同步信号也进行了详细的设计说明。实际应用结果表明, 系统工作稳 定可靠, 设计是成功的。-Describes the digital voice communications, the use of in-system programmable technical and complex programmable logic devic
PLL(pdf)
- 锁相环的设计方法介绍(PLL),可作为设计的参考。-Design method for PLL (PLL), can be used as a reference design.
digital_pll
- 传统的数字锁相环系统是希望通过采用具有低通特性的环路滤波器,获得稳定的振荡控制数据由于数字电子技术的迅速发展,尤其是数字计算和信号处理技术在多媒体、自动化、仪器仪表、通讯等领域的广泛应用,用数字电路处理模拟信号的情况日益普遍。所以模拟信号数字化是信息技术的发展趋势,而数字锁相环在其中扮演着重要角色。-Conventional digital PLL system is to have a low-pass characteristics by using the loop filter to o
Costas
- 介绍组成数字Costas环的锁相环和锁频环的应用-Describes the composition of digital Costas loop PLL and the locking ring in
LMX2352
- 锁相环LMX2352资料LMX2352 family features very low current consumption typi- cally LMX2350 (2.5 GHz) 6.5 mA, LMX2352 (1.2 GHz) 4.75 mA at 3.0V. -LMX2352 family features very low current consumption typi- cally LMX2350 (2.5 GHz) 6.5 mA, LMX2352 (1.2
zhuomian
- 关于锁相环的设计,以及压控振荡器的设计,对于射频研究人员来说是一篇较好的资料。-about pll design
PSIMbasedsimulationmodelofthedesignofPLLPLL
- 基于PSIM的锁相环_PLL_仿真模型设计PSIM-based simulation model of the design of PLL _PLL_-PSIM-based simulation model of the design of PLL _PLL_
Nl-diystem
- 新型全数字锁相环在无功补偿系统中的应用New all-digital PLL in reactive power compensation system-New all-digital PLL in reactive power compensation system
huawei-internal-electronic-Course
- 这是花2000多元在华为培训时拷出的内部培训资料。 其中介绍了模拟电子电路元件在通信设备上的应用。 分晶体管 运算放大电路 振荡电路 锁相环 A/D D/A 滤波器 负反馈电路等-This is training in Huawei spent 2,000 yuan out of the house when the copy training materials. Which describes the analog electronic circuit elements in th
DPLL
- 数字锁相环频率合成器的设计,鉴相器、环路滤波器、数控振荡器、反馈分频器-Digital PLL frequency synthesizer, phase detector, loop filter, NCO, feedback divider
me-lift-arm-32
- me-lift-arm 32位电梯控制系统手册性能特点 3.2.1.1 FREESCALE 工业级32 位CPU,独特锁相环技术,降低CPU 外部频率,极大的提高系统的抗干力。 3.2.1.2 四层电路板表贴工艺,性能稳定可靠,抗干扰能力强。3 路CAN 总线串行通讯,一路用于外呼、 轿内通讯;一路用于并联群控通讯;一路用于远程监控和小区监控通讯。 3.2.1.3 高智能优化设计,菜单操作液晶显示,使调试更为简单。-me-lift-arm 32 位 manual elevator
me-lift-f
- MOTOROLA CPU me-lift-f经济型微机电梯控制系统用户手册主控制器采用性能优良稳定的美国MOTOROLA 公司的CPU,系统更可 靠。 MOTOROLA 的CPU 在工业控制领域占有重要地位,是世界上嵌入式处 理器最大的供货商,广泛应用于工业控制、汽车电子、消费电子的各个领域。 MOTOROLA CPU 内部集成看门狗电路,具有极强的抗干扰性能。 采用锁相环技术,能降低 CPU 外部频率,增强干扰能力。-MOTOROLA CPU me-lift-f che
softwarephaselockedloop
- 在电网电压频率波动或者三相不平衡的情况下,硬件锁相很难准确检测到基波正序的相位。在结合PWM整流器空间矢量解耦控制算法的基础上,将软件锁相环技术应用在PWM整流器控制系统中,并用仿真和实验验证了该方案的可行性。实验结果表明,该方案解决了电网电压频率波动及三相不平衡时的相位同步等问题,并在工程上具有一定参考价值。-Frequency or voltage fluctuations in three-phase unbalanced case, the hardware lock is diffic