搜索资源列表
DesignCompilerFAQ
- synopsys DC FRQ 最流行的综合工具
RTL-Implementation-Guide
- 想做一个合格的ic工程师么？这个文档告诉你怎样写高质量的rtl代码。这是SYNOPSYS注册用户才可下载的文档
Saber2006中文手册
- ABER是美国Analogy公司开发、现由Synopsys公司经营的系统仿真软件，被誉为全球最先进的系统仿真软件，也是唯一的多技术、多领域的系统仿真产品，现已成为混合信号、混合技术设计和验证工具的业界标准，可用于电子、电力电子、机电一体化、机械、光电、光学、控制等不同类型系统构成的混合系统仿真，这也是SABER的最大特点。SABER作为混合仿真系统，可以兼容模拟、数字、控制量的混合仿真，便于在不同层面上分析和解决问题，其他仿真软件不具备这样的功能。
基于System_Verilog语言验证方法学(中文)
- 基于System_Verilog语言验证方法学(中文)简介
DC-RM_B-2008.09
- synopsys dc_shell 用户手册-reference manual of synopsys dc_shell
ICdesigntools
- IC设计工具很多，其中按市场所占份额排行为Cadence、Mentor Graphics和Synopsys。-IC design tools, many of them ranked by market share for Cadence, Mentor Graphics and Synopsys.
divider
- function [a_width-1 : 0] DWF_div_uns // Function to compute the unsigned quotient // synopsys map_to_operator DIV_UNS_OP // synopsys return_port_name QUOTIENT input [a_width-1 : 0] A input [b_width-1 : 0] B reg [a_width
SYNTHESIS
- 芯片综合技术介绍,基于synopsys design complier 工具-synthisis for ASIC
sdc
- this dection decribes the enhancements included in synopsys design constrants(SDC)version 1.5
tcoug
- Synopsys公司出品的Timing Constraints and Optimization User Guide-Synopsys Timing Constraints and Optimization User Guide
pi-proj-final-doc
- reedsolomonencoder design simulation and timing analysis using synopsys tools
ASIC-Design-Flow-Tutorial
- 利用synopsys作ASIC设计的流程，国外资料，对于ASIC数字设计者来说非常有帮助。-ASIC Design Flow Tutorial
dcug
- Synopsys Design Compiler User Guide
tclug
- Synopsys TCL User Guide
tcoug
- Synopsys Timing Constraint User Guide
PT_Unit-all
- Synopsys EDA STA tools training workshop
dw_ahb_dmac_db
- It is Synopsys dmac controller databook
sdc
- XILINX_时序约束使用指南中文(SDC)-• About the SDC Format • Generating SDC Files • Reading SDC Files Into a Synopsys Tool • Managing Large SDC Files
product_overview00
- esignWare是SoC/ASIC设计者最钟爱的设计IP库和验证IP库。它包括一个独立于工艺的、经验证的、可综合的虚拟微架构的元件集合，包括逻辑、算术、存储和专用元件系列，超过140个模块。DesignWare和 Design Compiler的结合可以极大地改进综合的结果，并缩短设计周期。Synopsys在DesignWare中还融合了更复杂的商业IP（无需额外付费）目前已有：8051微控制器、PCI、PCI－X、USB2.0、MemoryBIST、AMBA SoC结构仿真、AMBA总线控制
tutorial_asic_v12_1
- tutorial_asic_v12_1 Digital Design Flow Tutorial for EDA Tools: Synopsys Design Compiler Mentor Modelsim Cadence SOC Encounter