CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 文档资料 搜索资源 - 锁频环

搜索资源列表

  1. FPGA.CPLD

    0下载:
  2. fpga cpld 常见模块设计,包括基于fpga 的全数字锁向环,基于fpga cpld 的半整数分频器的设计等,很有用-fpga cpld common module design, including fpga-based all-digital locks to the ring, Based on the semi-fpga cpld integer divider design and useful
  3. 所属分类:软件工程

    • 发布日期:2008-10-13
    • 文件大小:794172
    • 提供者:黎莉
  1. ACarrierTrackingAlgorithmBasedOnFPLL

    2下载:
  2. 介绍了一种基于锁频锁相环(FPLL)的载波跟踪算法。频率跟踪模块可以适应较大动态范围的频率变化,基于软件的数控振荡器(NCO)模块可以达到极高的频率跟踪精度。由于有锁频环的频率牵引,锁相环路滤波器可以设计得很窄,具有很好的抑噪性能,满足精确跟踪载波相位的要求。因此,该基于FPLL的载波跟踪算法可以适应信号存在较大的动态范围和噪声干扰的应用环境;同时,其鉴频鉴相算法表达式简单,易于用可编程数字器件实现。
  3. 所属分类:软件工程

    • 发布日期:2008-10-13
    • 文件大小:162627
    • 提供者:何宁
  1. 数字Costas环的设计与实现

    1下载:
  2. 针对扩频系统的载波同步, 研究了数字Costas 环的设计和实现方法。介绍了数字Costas 环的结构、实现载波同步的基本方法。以二阶环为例, 分析了数字锁相环的环路滤波器的参数设计方法, 为数字Costas 环的设计提供了参考。提出了在高速信号处理板(以FPGA 和DSP 为基础) 中数字Costas 环的实现方案, 经工程验证, 能够实现载波同步, 解调出所需信号.
  3. 所属分类:报告论文

  1. COSTAS

    1下载:
  2. 根据韦瓦[ Weawa] 单边带调制解调法、COSTAS 锁相环及双线性变换, 提出基于软件无线电的单边带锁相解调器。解调器运行在TMS320C6203 上, 能实时处理160kHz 信号, 捕捉8kHz 频偏。-According to韦瓦[Weawa] SSB modulation and demodulation method, COSTAS PLL and the bilinear transform, based on software radio single sideband ph
  3. 所属分类:Project Design

    • 发布日期:2015-05-21
    • 文件大小:338778
    • 提供者:李松
  1. Costas

    1下载:
  2. 介绍组成数字Costas环的锁相环和锁频环的应用-Describes the composition of digital Costas loop PLL and the locking ring in
  3. 所属分类:File Formats

    • 发布日期:2017-04-09
    • 文件大小:2072280
    • 提供者:吴华明
  1. zhuomian

    0下载:
  2. 关于锁相环的设计,以及压控振荡器的设计,对于射频研究人员来说是一篇较好的资料。-about pll design
  3. 所属分类:File Formats

    • 发布日期:2017-06-14
    • 文件大小:21885154
    • 提供者:魏志强
  1. DPLL

    1下载:
  2. 数字锁相环频率合成器的设计,鉴相器、环路滤波器、数控振荡器、反馈分频器-Digital PLL frequency synthesizer, phase detector, loop filter, NCO, feedback divider
  3. 所属分类:Communication

    • 发布日期:2017-03-27
    • 文件大小:798671
    • 提供者:taotao
  1. Costas-matlab

    1下载:
  2. 针对扩频系统的载波同步, 研究了数字Costas 环的设计和实现方法。介绍了数字Costas 环的结构、实现 载波同步的基本方法。以二阶环为例, 分析了数字锁相环的环路滤波器的参数设计方法, 为数字Costas 环的设计提 供了参考。提出了在高速信号处理板( 以FPGA 和DSP 为基础) 中数字Costas 环的实现方案, 经工程验证, 能够实现 载波同步, 解调出所需信号。-Design and Implementation of Digital Costas-loop
  3. 所属分类:software engineering

    • 发布日期:2017-03-26
    • 文件大小:204924
    • 提供者:ningxiaomeng
  1. fll

    1下载:
  2. 本论文详细介绍了锁频环中的二阶环路滤波器的设计,以及进行了相应的仿真。-Of this thesis describes a second-order loop filter design in the frequency-locked loop, and the corresponding simulation.
  3. 所属分类:software engineering

    • 发布日期:2017-05-07
    • 文件大小:1741370
    • 提供者:aa
  1. qpsk-carrier-pick-out

    0下载:
  2. QPSK基带数字相干解调的载波提取_陈教芳 本文介绍了基带数字相干解调的载波恢复锁相环的结构原理,并对其进行了性能分 析.与四倍频方法比较,在相同条件下,前者比后者环路信噪比高5一1odB.实验结果表 明,恢复的载波稳定性良好。 -qpsk carrier pick out
  3. 所属分类:software engineering

    • 发布日期:2017-04-25
    • 文件大小:155689
    • 提供者:东方
  1. The-principle-of-phase-locked-loop

    0下载:
  2. 主要介绍了锁相环的基本原理,PLL参数测试示例展示,重点分析了CD4046——通用的CMOS锁相环集成电路,MT8870——音调译码器(Tone Decoder)是MITEL 公司所开发生产为一颗常用复频译码IC。-Introduces the basic principles of phase-locked loop, PLL parameter test sample shows, analyzes the CD4046-- generic CMOS PLL IC, MT8870-- ton
  3. 所属分类:Project Design

    • 发布日期:2017-04-24
    • 文件大小:389392
    • 提供者:yang
  1. Fast-Switching-PLL-Synthesizer

    0下载:
  2. A 10μs Fast Switching PLL Synthesizer for a GSM/EDGE Base-Station.介绍快速跳频锁相环的非常好的一篇文章!-A 10μs Fast Switching PLL Synthesizer for a GSM/EDGE Base-Station.A very good article on the fast frequency hopping phase-locked loop is introduced!
  3. 所属分类:Project Design

    • 发布日期:2017-04-30
    • 文件大小:169492
    • 提供者:meng
搜珍网 www.dssz.com