搜索资源列表
PLLprogram
- 数字锁相环程序,适合于FM、AM开发 数字锁相环程序,适合于FM、AM开发-DPLL procedures for FM, AM Development DPLL procedures for FM, AM Development
aduc841
- 基于单片机Aduc841的调试程序,包括锁相环PLL4153的驱动和39VF040flash芯片的驱动以及通过串口和上位机通信的代码。-based SCM Aduc841 debugging procedures, PLL PLL4153 including the driver and 39 VF040flash chip and drive through the serial port and PC communications code.
010919.pdf
- 全数字锁相环VHDL描述并实现功能仿真,另附有图形说明-DPLL VHDL descr iption and achieve functional simulation, followed by graphic shows
VHDL_PLL
- 介绍了锁相环PLL的实现原理,可以为VHDL实现PLL提供参考。-introduced PLL PLL The principle for VHDL PLL reference.
200761311574149479
- 介绍了如何使用数字锁相环,如何用VHDL实现数字锁相环-on how to use the DPLL, how to use VHDL DPLL
MC145159PLL
- 基于MC145159的PLL频率合成器设计与实现 介绍了锁相环路频率合成器的基本原理,分析了集成锁相环芯片M C 145159的工作特性,给出了集成锁相环芯片M C 145159的一个应用实例,为高频频率合成器的设计提供了一个较好的思路.测试结果证明了设计的合理性与实用性,系统频率稳定度优于10-7.-MC145159 PLL frequency synthesizer design and realization of PLL frequency synthesizer the basic
DPLL
- 介绍了一宽带的数字锁相环的实现方法,欢迎大家踊跃下载
digtal_radio_design
- 数字式调频收音机设计 介绍利用数字锁相频率合成技术构成收音机的电调谐部分并阐述了收音机的调台、选台、搜索与存储等功能的电路设计原理,着重介绍了用收音机集成芯片CXA1019S构成的FM电路、频率合成器芯片BU2614构成的锁相环电路。
ShuZiSuoXiangHuan
- 数字锁相环数学模型,对有研究信号调制的数学建模.
ProgrammableClockGenerators_Chinese
- 可编程时钟发生器及CYPRESS公司锁相环技术介绍,对硬件设计有参考价值!
matlab
- pll锁相环仿真程序,经过测试,并附上仿真图,值得学习
DPLL_Circuit
- 本文在说明全数字锁相环的基础上,提出了一种利用FPGA设计一阶全数字锁相环的方法,并 给出了关键部件的RTL可综合代码,并结合本设计的一些仿真波形详细描述了数字锁相环的工作过程,最后对一些有关的问题进行了讨论。
pllddfs
- 一种基于锁相环的数字频率合成器的设计
SW
- FPGA弹弓无线呼叫系统分发射和接收两大部分。发射部分采用锁相环式频率合成器技术
Matlabquanshuzisuoxianghuanfangzhenmoxing
- 在总结前人提出的一些锁相环仿真模型的基础上,用Matlab语言构建了一种新的适用于全数字仿真模型。
dpll_fpga
- 基于FPGA设计数字锁相环,提出了一种由微分超前/滞后型检相器构成数字锁相环的Verilog-HDL建模方案
pllverilog 完成pll锁相环的设计
- 基于FPGA的程序编写,完成pll锁相环的设计,实验证明次程序是完整的-FPGA-based programming, complete pll PLL design, experiments show that second program is complete
dxz
- 低相噪、低杂波数字锁相环路滤波器的设计,caj格式,下载前请安装相应阅读器-Low phase noise, low-noise digital phase-locked loop filter design, caj format, download the pre-install the corresponding reader
111
- 数字鉴相器,数字锁相环频率合成系统FPGA的实现,很有借鉴价值-Digital phase detector, digital PLL frequency synthesizer system FPGA realization of referential value
2009
- 智能全数字锁相环的设计,基于FPGA实现。-Intelligent all-digital phase-locked loop design, FPGA-based implementation.