搜索资源列表
FSK
- 主要探讨基于FSK制式的主叫号码来电显示的几种解码方式，详细介绍专用电路解调、锁相环解调和数字信号处理器(DSP)软件解调的识别方式，给出相应理论依据和实验数据，最后分析各种解码方式的优缺点。-FSK；HT9032；74HC9046；BF535
verilog_dpll_
- 该源代码是用FPGA实现数字锁相环的逻辑，有需要的可以借鉴参考一下。-The source code is to use FPGA implementation of digital phase-locked loop logic, those in need can draw reference.
DPLL
- 数字锁相环频率合成器的设计,鉴相器、环路滤波器、数控振荡器、反馈分频器-Digital PLL frequency synthesizer, phase detector, loop filter, NCO, feedback divider
CS8955_RDS
- RDS(Radio Data System)数据广播系统是将数字信号调制到调频波段 (87.5~108MHz)并以广播的形式发送的一种信号传输系统。这种传输模式在北美 和欧洲得到了采用，而且得到越来越多的其他国家的关注。在北美和欧洲 都有 相应的标准，即RBDS 和RDS。 传输数据时，数据加载到57KHz 的副载波频段。副载波经过调制以适应固定 的双相编码信号。这个副载波经过抑制以避免调制后的数据在锁相环立体声解码 器中产生混叠同时还要与德国同样采用57KHz 频率作为
2FSK_simulink
- 本文介绍的正是应用锁相环对2FSK信号进行解调。本文首先对该系统的原理进行了分析，之后应用Matlab的simulink模块对该系统进行了仿真，最后对仿真结果仅进行了简单的分析。-This article describes what the application phase-locked loop 2FSK signal demodulation. Firstly, the principle of the system analysis, after application of Matl
pll2order
- 二阶锁相环代码包括相位 相位差和VCO-The code includes a second-order phase-locked loop phase phase difference and VCO
make-PLL-with-matlab
- 用matlab仿真锁相环 来实现载波同步，调频等功能-Use Matlab simulation phase-locked loop to achieve carrier synchronization, FM
pll-matlab
- 通信系统锁相环pll matlab仿真，基于微分方程的一阶、二阶锁相环-Phase-locked loop pll matlab communication system simulation, based on first-order differential equations, second-order phase-locked loop
suoxianghuan
- 锁相环相关知识，包含二阶 三阶 锁相环的介绍以及编程实例汇总-Phase-locked-related knowledge, presentation and programming examples included 2nd and 3rd order PLL summary
digital-PLL
- 收集的关于数字锁相环的理论模型和分析讨论，适用于FPGA的数字电路设计。-Theoretical models and analysis and discussion about digital PLL collected for FPGA-based digital circuit design.
pllmb15a02yuanliverygood
- PLL锁相环合成器MB15A02内部技术资料，好好学习，很快就可搞定PLL的编程工作。-mb15a02 pll program,student PLL good program file.
锁相环技术原理及FPGA实现 Altera Verilog版
- 锁相环技术原理及FPGA实现 Altera Verilog版