搜索资源列表
clock_and_reset
- clock and reset guideline for the implementation at RTL level with diagram illustration.
Functional-Verification-of-HDL
- 比较早的介绍有关RTL Validation设计的宝典书籍,是原来HP的一位大牛撰写的!! 你可以到作者的网站看看,有相关的本书的设计范例以及scr ipt下载!如果想使 RTL设计非常的完美,保证你的后端设计一次成功的,这本书是不可缺少的。-(Kluwer) Writing Testbenches--Functional Verification of HDL Models
Xilinx 高级综合
- Xilinx 高级综合说明文档,可以将C++、C 实现转换为底层RTL 实现