搜索资源列表
clockyzl
- vhdl语言，实现数字钟的设计，用component实现-vhdl languages, digital clock design, component achievement
数字钟的设计
- 数字钟的设计
数字钟的设计
- 数字式计时器一般都由震荡器，分频器，译码器及显示几部分组成。其中震荡器和分频器组成标准秒信号发生器，接成各种不同进制的计数器组成计时系统，译码器，显示器组成显示系统，另外一些组合电路组成校时调节系统。-digital timer usually are oscillator, dividers, decoder and display several parts. Which oscillator and divider standard component signal generator s
多功能数字钟设计
- 我做课程设计时候所设计出的数字钟电路，实现分、秒计时，异步复位、暂停功能，已经在板子上面实现。和大家分享，一起进步！
简易数字钟的设计
- 简易数字钟的设计.doc
CLOCK
- 文通过ALTERA公司的quartus II软件，用Verilog HDL语言完成多功能数字钟的设计。主要完成的功能为：计时功能，24小时制计时显示；通过七段数码管动态显示时间；校时设置功能，可分别设置时、分、秒；跑表的启动、停止 、保持显示和清除。-Through the ALTERA company quartus II software, using Verilog HDL language to complete the design of multi-function digital
shuzizhong2008
- 本文描述了数字钟的设计方案和具体的设计步骤及代码，功能比较全面，可以直接用作课程设计！-This paper describes the design of digital clock program and the specific design steps and code, function more comprehensive and can be directly used for curriculum design!
shzi
- 数字钟的单片机实现，有详细的源码及解释 算法结构清晰，对单片机学习者非常有用 对于电子专业的，拿来当课程设计也是相当不错的 功能有： 1，完成秒／分／时的依次显示并正确计数； 2，秒／分／时各段个位满10正确进位，秒／分能做到满60向前进位； 3，定时闹钟：实现整点报时，有扬声器发出报时声音； 4，时间设置，也就是手动调时功能：当认为时钟不准确时，可以分别对分／时钟进行调整； 5，可以清零；完成暂停；可以随时记时、暂停后记录数据。-The single-chip
shuzidianzizhong
- 此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.-Design and production of the digital clock digital clock in order to understand the principle, so learn to create digit
MCU_Digital_Clock
- <基于单片机的数字钟设计> 个人做的毕业设计,带Protel图,源代码用proteus软件仿真通过,附有毕设论文-<Based on single-chip digital clock design> individuals do graduate design, with Protel map, the source code through the use of Proteus software simulation, complete with paper-ba
clock
- 电子课程设计数字钟的源代码，已在试验箱上实现，定义了管脚。可以调整时间-E-curriculum design digital clock source code has been achieved in the chamber, the definition of a pin. Can adjust the time
multifunctionaldigitalclock
- 本设计采用一块单片机（AT89S52）作为多功能数字钟的控制核心，加以温度传感器、红外接收管、蜂鸣器、液晶显示器（LCD1602）、电源电路及其他电路构成。实现了时间设置、闹铃设置、闹铃开和关的功能；LCD显示小时、分钟，有AM、PM指示灯，闹钟就绪灯，闹钟到点蜂鸣器报警，220V供电基本功能。另外，本设计还实现了通过切换键盘显示现场温度，红外停止闹铃的功能。 -This design uses a single chip (AT89S52) as the core controller o
deCPLDVHDLshijong
- 基于CPLD的VHDL语言数字钟（含秒表）设计 利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。 本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计）实现数字钟的设计、下载和调试。 -CPLD based on the VHDL language di
zhangjun
- 用硬件描述语言实现数字钟的设计，实现正常计时，报整点时数，电台整点报时，12小时制与24小时制转换等功能。其中有代码和仿真结果-Using hardware descr iption languages digital clock design, implement the normal timing, the whole point, the number of newspaper, radio and the whole point timekeeping, 12-hour and 24-h
Microcontrollerdigitalelectronicclock
- 本文介绍了一款基于AT89S51单片机数字钟的设计，通过多功能数字钟的设计思路，详细叙述了系统硬件、软件的具体实现过程。论文重点阐述了数字钟硬件中MCU模块、语音模块、时钟模块和相关控制模块等的模块化设计与制作；软件同样采用模块化的设计，包括中断模块、闹钟模块、语音模块、时间调整模块设计，并采用简单流通性强的C语言编写实现。本设计实现了时间与闹钟的修改功能、语音播报功能、年、月、日和星期的显示功能。并且通过对比实际的时钟，查找出了误差的来源，确定了调整误差的方法，尽可能的减少误差，使得系统可以达
digital-clock
- 数字钟是计时仪器，它的功能大家都很熟悉。本实验对设计的电子钟要求为： 1．能够对s(秒)、min(分)和h(小时)进行计时，每日按24h计时制； 2．min和h位能够调整； 3．设计要求使用自顶向下的设计方法。 数字钟的功能实际上是对s信号计数。实验板上可提供2Hz的时钟，二分频后可产生s时钟。数字钟结构上可分为两个部分c计数器和显示器。计数器又可分为s计数器、min计数器和h计数器。s计数器和min计数器由6进制和10进制计数器构成，小时计数器较复杂，需要设计一个24(或12)
数字钟设计
- 能够利用pfga实现简易的数字钟，有计时、复位、调时间等功能。(A simple digital clock can be realized by using PFGA.)
多点定是数字钟的设计
- 以AT89S51单片机为核心器件，组成一个定时数字钟系统，系统显示器由四位数字型数码管组成，分别显示小时和分钟，能够随时对当前时间进行调整，并能构随时输入定时时间，在定时时间到时会有提示音提示时间已到。(Using AT89S51 microcontroller as the core device, a digital clock timing system, the system displays a four bit digital type digital tube, respectiv
数字钟设计
- 1. P0.0/AD0控制“秒”的调整，每按一次加1秒； 2. P0.1/AD1控制“分”的调整，每按一次加1分； 3. P0.2/AD2控制“时”的调整，每按一次加1个小时；(1. P0.0/AD0 control "second" adjustment, each time plus 1 second; 2. P0.1/AD1 control "sub" adjustment, each time plus 1 points; 3. P0.2/
课程设计-数字钟
- 具有计时 设置时间 闹钟 秒表 功能的数字钟设计 外设矩阵键盘(Digital clock design peripheral matrix keyboard with the function of timing setting time alarm clock stopwatch)