搜索资源列表
16CRC
- 用单片机实现16位CRC冗余校验的方法介绍-With MCU 16-bit CRC redundancy check method of introduction
16_bits_CPU_verilog_code
- 利用Verilog设计的16位CPU的设计案例-the example of 16 bits CPU using verilog
16bit_mult
- 16位的无符号数乘法器，自己写的，经得起验证，注释很详细-16-bit unsigned multiplier, its own written
MSP430_matierials
- 学习MSP430系列16位超低功耗单片机的绝佳资料，包括： 1、实验板原理图 2、IAR的使用方法说明 3、12个实验题目内容，详细解释和相应的源代码: 实验一 IO与时钟 实验二 键盘与LED 实验三 定时器实验 实验四 外围模块操作 实验五 使用口线模拟IIC操作 实验六 同步通讯模块与扩展FLASH 实验七 异步通讯模块 实验八 ADC与LCD 实验九 图形点阵LCD 实验十 超低功耗实验 实验十一 模拟设定时间和RS-485通信实验
24bitTo16bit
- 实现24位位图到16位位图的转换，采用565格式压缩-24bit bitmap to 16bit bitmap,
80C51-16
- 80C51单片机内部的16位可编程定时器-80C51 microcontroller' s internal 16-bit programmable timer
lcd1602
- protues与keil实现，51单片机与1602液晶屏显示歌词，有16位按键，输入按键显示第x句歌词。-protues achieved with keil, 51 and 1602 LCD screen display lyrics, a 16-bit key, enter button to display the first x words lyrics.
wallace
- wallace tree 用于16位乘法器的verilog 的 wallace tree代码 -wallace tree verilog file. 16bit wallace tree adder.
PCK_CRC16_D1
- CRC源代码，VHDL文件，可供参考，16位的-CRC source code, VHDL files, for reference, 16-bit
16-PWM
- atmega16 产生16位PWM波，OCR1A,OCR1B同时产生不同占空比的波形-atmega16 produce 16-bit PWM wave, OCR1A, OCR1B also have different duty cycle of the waveform
fft16_vhdl
- 16位FFT，含测试，VHDL，浮点FFT算法-FFT-16，VHDL
adder3
- 此源代码是基于Verilog语言的七人投票表决器 、2 个 8 位数相乘 、8 位二进制数的乘法 、同一循环的不同实现方式、使用了`include 语句的 16 位加法器 、条件编译、加法计数器中的进程、任务、测试、函数、用函数和 case语句描述的编码器、阶乘运算函数、测试程序 、顺序执行、并行执行，特别是七人投票表决器，这是我目前发现的最优的用硬件描述的源代码。-The Verilog language source code is based on the seven-vote, and
cla16
- 16位超前进位加法器的源代码，整个工程文件都有，是在ISE10.1下建立的，可以帮助理解超前进位原理（对了，是Verilog的，因为上面没看到只好选VHDL了）-16-bit look-ahead adder the source code files have the whole project was established under the ISE10.1 to help understand the lookahead principle (By the way, is the Ver
16
- 16位循环冗余校验算法 以及 32位循环冗余校验算法 -16-bit cyclic redundancy check algorithm and 32-bit cyclic redundancy check algorithm
16-dsp-chuankou
- 实现16位高速DSP同步串行口的应用，可做为设计材料来使用-Achieve 16-bit high speed DSP Synchronous Serial Port can be used as design materials to use
16-bit-high-speed-digital-correlator
- 16 位高速数字相关器功能模块，ＶＨＤＬ语言编写-16-bit high-speed digital correlator modules, VHDL language
zxcpu
- 用VHDL语言设计了一个含10条指令的RISC处理器。假定主存可以在一个始终周期内完成依次读写操作且和CPU同步，系统使用一个主存单元。处理器指令字长16位，包含8个通用寄存器，1个16位的指令寄存器和一个16位的程序记数器。处理器的地址总线宽度16位。数据总线宽度16位，取指和数据访问均在一跳蝻数据总线。处理器支持包含LDA，STA，MOV，MVI，ADD，SUB，AND，OR，JZ，JMP十条指令。其中仅有LDA和STA是访存指令。-VHDL language design with a R
2.8-inch-TFT-LCD-16-touch
- 2.8寸TFT 液晶 16位 触摸手写程序 51驱动 测试完全通过-2.8 inch TFT LCD 16 touch handwritten program 51 driver testing all of them through
BMP
- BMP的24位，16位，8位，4位，2位的显示-the display of BMP 24-bit, 16-bit, 8-bit, four
CRC-16
- 16位CRC校验原理与算法分析，不讨论CRC的纠错原理以及为什么要选下面提及的生成多项式，只是针对以下的生成多项式，如何获得CRC校验码，作一个比较详细的说明。-16-bit CRC checksum algorithm theory and analysis, not to discuss the principles of the CRC error correction, and why to choose the generator polynomial mentioned below,