搜索资源列表
SmartSOPC_Board_Cyclone_1C6
- sopc开发板标准NIOSII模块，用于EP1C6Q240C8芯片（FPGA）
lcd
- EP1C6Q240C8的examples lcd测试程序
FLASH_DEMO
- EP1C6Q240C8的examples flash测试程序
mouse_demo
- EP1C6Q240C8的examples 鼠标口测试程序
多功能高精度信号发生器的设计
- 摘要：直接数字频率合成(DDS)是七十年代初提出的一种新的频率合技术，其数字结构满足了现代电子系统的许多要求，因而得到了迅速地发展。现场可编程门阵列器件(FPGA)的出现，改变了现代电子数字系统的设计方法，提出了一种全新的设计模式。本设计结合这两项技术，并利用单片机控制灵活的特点，开发了一种新的函数波形发生器。在实现过程中，本设计选用了Altera公司的EP1C6Q240C8芯片作为产生波形数据的主芯片，充分利用了该芯片的超大集成性和快速性。在控制芯片上选用了AT89C51单片机作为控制芯片。本
key_matrix44
- FPGA EP1C6Q240C8 4*4键盘模块 4*4矩阵键盘，采用扫描方式检测按键-FPGA EP1C6Q240C8 4* 4 keyboard module 4* 4 matrix keyboard, using scanning detection button
1602_jp
- FPGA lcd显示程序，可以扫描键盘输入，并在lcd上显示，-FPGA lcd display program, you can scan the keyboard input and display in lcd,
FrequencySpectrum
- 基于ep1c6q240c8 fpga 及msp430fg4618混合控制器的频谱分析仪控制代码-Based on ep1c6q240c8 fpga and msp430fg4618 Hybrid Controller spectrum analyzer control code
FullAdder
- 要求在Quartus II软件，利用VHDL完成层次式电路设计，电路中的元件可以用VHDL设计也可以用库元件连线构成再封装。借助EDA工具中的综合器，适配器，时序仿真器和编程器等工具进行相应处理。输入方法不限制。适配采用Cyclone系列的EP1C6Q240C8。要求综合出RTL电路，并进行仿真输入波形设计并分析电路输出波形。要求采用层次式结构设计。-Quartus II software requires the use of VHDL complete hierarchical circui
NAT
- 乐器数字接口MIDI（Musical Instrument Digital Interface），是数字音乐的国际标准。任何电子乐器，只要能处理MIDI消息，并有合适的硬件接口，都可视为一个MIDI设备。本设计完成一个MIDI音乐播放器，该设备以MIDI技术为基础，在Altera公司Cyclone系列FPGA EP1C6Q240C8上实现数字音频合成。MIDI信号源由PC机串口配合串口MI-dssssdsfddsds
vga
- 基于QuartusII 6.0 环境的vga驱动程序，所用芯片为EP1C6Q240C8,开发板时钟50M，显示模式800*600，72Hz，内容是在频幕显示几条直线。-Environment based on QuartusII 6.0 vga drivers, the chips for the EP1C6Q240C8, development board clock 50M, the display mode 800* 600,72 Hz, the frequency content of
keyboard4_4-and-seg7
- 4*4键盘扫描程序，并将键值利用七段数码管显示出来。芯片为Altera Cyclone EP1C6Q240C8。-It s very simple,for rookies.
FPGA-based-multi-Divider
- 分频器是指使输出信号频率为输入信号频率1/N的电子电路,N是分频系数。在许多电子设备中如电子钟、频率合成器等，需要各种不同频率的信号协同工作，常用的方法是以稳定度高的晶体振荡器为主振源，通过变换得到所需要的各种频率成分，分频器是一种主要变换手段。 本文当中，在分析研究和总结了分频技术的发展趋势的基础上，以实用、可靠、经济等设计原则为目标，介绍了基于FPGA的多种分频器的设计思路和实现方法。本设计采用EDA技术，以硬件描述语言VHDL为系统逻辑描述手段设计文件，在QuartusⅡ工具软件环境下
scan_led
- 每个时钟，计数时间，实现8的扫描显示，在数码管上依次显示13579bdf，可以选择EDA实验箱，FPGA EP1C6Q240C8。-Each clock, counting time, achieve 8 scan display, turn on the digital tube display 13579BDF, can choose EDA experimental box, FPGA EP1C6Q240C8.
6c39b755f84775a3d8da072f766399e0
- 本文为数字时钟的设计介绍，具体说明如何使用QuartusⅡ软件设计一个基于EP1C6Q240C8芯片的数字钟。该数字钟具备以下功能：1.正常计时2.校正时间3.闹铃设置4.整点报时。-This paper describes the design of a digital clock, specifying how to use the software to design a QuartusⅡ EP1C6Q240C8 chips based on the digital clock. The
seg7(EP1C6Q240C8)
- 七段数码管显示，黑金开发板EP4CE15F17C8。-Seven-segment LED display
1_2
- 基于cyclone EP1C6Q240C8的流水灯设计样本-a sample design of light water based on cyclone EP1C6Q240C8
Digital-clock
- 利用Quartus编程软件及EDA实验板（芯片为EP1C6Q240C8）完成数字钟设计，该数字钟有显示时、分和秒的功能。-When the Quartus programming software and EDA experiment board (chip EP1C6Q240C8) complete digital clock, digital clock showing the hours, minutes and seconds functions.