CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - alu

搜索资源列表

  1. alu

    0下载:
  2. 用汇编语言编写的运算器,能进行简单的的数理和逻辑运算-Prepared by using assembly language computing device that can perform simple mathematical and logical operations
  3. 所属分类:assembly language

    • 发布日期:2017-04-02
    • 文件大小:3615
    • 提供者:jy
  1. ALU

    0下载:
  2. ALU加法器的设计,实现带进位的加法运算!-ALU adder design, the realization of the adder into the bit computing!
  3. 所属分类:Other systems

    • 发布日期:2017-04-29
    • 文件大小:36159
    • 提供者:cgrcgh
  1. ALU

    0下载:
  2. 用veriloghdl写的alu程序,对初学者会有帮助。-Writing with veriloghdl the alu procedures will be helpful for beginners.
  3. 所属分类:Other systems

    • 发布日期:2017-05-02
    • 文件大小:920807
    • 提供者:Blakeu
  1. scann

    0下载:
  2. this dsp program is about alu in blackfin processor-this dsp program is about alu in blackfin processor
  3. 所属分类:DSP program

    • 发布日期:2017-04-12
    • 文件大小:822
    • 提供者:buff_86
  1. 4BIT_ALU

    0下载:
  2. this program performs the functonality of 4 bit alu
  3. 所属分类:Other systems

    • 发布日期:2017-04-29
    • 文件大小:193932
    • 提供者:v.k.sreedhar
  1. alu

    0下载:
  2. 设计带进位算术逻辑运算单元,根据74LS181功能表,用Verilog HDL硬件描述语言编程实现ALU181的算术逻辑运算功能,编辑实验原理图,在算术逻辑单元原理图上,将其扩展为带进位的算术逻辑运算单元,对其进行编译,并设计波形对其进行仿真验证,最后下载验证-Design into the digital arithmetic logic operation unit, in accordance with menu 74LS181 with Verilog HDL hardware desc
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:667999
    • 提供者:623902748
  1. alu_code_asif

    0下载:
  2. vhdl code for ALU.i think by reading his code..it will be very easy for you to design an Alu.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:28890
    • 提供者:Ammad
  1. VHDL05

    0下载:
  2. ALU算术逻辑运算模块设计代码。内容简单。是个不错的代码,学习的人可以下载参阅。-ALU arithmetic logic operations module design code. Simple. Is not a bad code, people can download the study refer to.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:730
    • 提供者:yanyinhong
  1. alu

    0下载:
  2. 加法器FPGA 实现,精简,快速,高效,有仿真文件-adder base on FPGA ,verilog HDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:546
    • 提供者:lijiaming
  1. myAddSub

    0下载:
  2. Verilog adder for alu develpment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:868
    • 提供者:ricardiito
  1. 4_Bit_Alu_vhdl

    0下载:
  2. Complete VHDL Code for a 4 BIT ALU PROJECT
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:22714
    • 提供者:jassu
  1. spartan_alu_8_bit

    0下载:
  2. Verilog based 8 bit ALU module, implemented on Spartan 3E FPGA.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:9334
    • 提供者:ifusmell
  1. Alu1232

    0下载:
  2. An 8-bit ALU with 16 operations: logic, arithmetic, shifts.
  3. 所属分类:Com Port

    • 发布日期:2017-04-07
    • 文件大小:980
    • 提供者:nik
  1. ALU

    0下载:
  2. ALU design in Vhdl. Arithmetic Logic Unit
  3. 所属分类:Project Design

    • 发布日期:2017-03-29
    • 文件大小:3147
    • 提供者:Abdullah
  1. alu.v.tar

    0下载:
  2. alu source code for begginer students of electrical ingenierings, adaptable for different needs according to the subject request s
  3. 所属分类:Compiler program

    • 发布日期:2017-03-29
    • 文件大小:998
    • 提供者:Benji
  1. ALU8

    0下载:
  2. ALU算术逻辑单元,8位,含源程序以及仿真后的波形图-ALU arithmetic logic unit 8, including source code, as well as post-simulation waveform
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:30037
    • 提供者:赵剑平
  1. cpu16

    0下载:
  2. 实现一个16位CPU。该CPU使用精减指令集,是一个五段流水线的结构。包括取指令(IF)、读寄存器(RD)、运算器(ALU)、内存读写(MEM)和写回(WB)。-The realization of a 16-bit CPU. Streamline the use of the CPU instruction set is a structure of five lines. Including fetch (IF), register read (RD), arithmetic logic u
  3. 所属分类:Windows Develop

    • 发布日期:2017-03-29
    • 文件大小:6205
    • 提供者:周健
  1. pipe_ALU

    0下载:
  2. 流水alu,实现了加减乘和逻辑运算的功能-pipe alu, successfully implement add, minus, multiplication,and logic operation
  3. 所属分类:Other systems

    • 发布日期:2017-04-03
    • 文件大小:20855
    • 提供者:truman
  1. Alu_Solution

    0下载:
  2. Solution for 16bit ALU component in vhdl.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:514
    • 提供者:andrewnick
  1. traffic_lights

    1下载:
  2. Verilog语言3个程序,包括4位二进制的BCD码加法器,ALU位片,交通信号灯。既有源码也有word文档说明。-Verilog language three procedures, including 4-bit binary code of the BCD adder, ALU-bit chip, traffic lights. Only source documents that have word.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1596670
    • 提供者:郭函
« 1 2 3 45 6 7 8 9 10 ... 27 »
搜珍网 www.dssz.com