搜索资源列表
leg_source
- verilog hdl编写,六段流水线CPU.程序完整,功能强惊。分为多模块编写-verilog hdl prepared replace pipelined CPU. The integrity of the process, strong function scared. Divided into multiple modules prepared
audio_aic23
- 数字音频实验测试工程,程序演示了通过I2C 总线对 TLV320AIC23 芯片的控制,各种音频环路,多种采样频率,DMA 音频采集和输出等 测试。程序中有详尽的说明。TLV320AIC23 的控制HDL模块Freedev_aic23 的7 号 寄存器提供了读和写两个端口,分别连接到数字音频芯片的AD 和DA 通道,每次可 读出和写入一个32 位宽的数据,分别是16 位左声道和16 位右声道的采样值。每 次数据就是一次采样的结果。如果是48K 采样率,那么每个数据时间间隔就是
pwm
- PWM Verilog HDL原码和底层C驱动,即测试程序,可直接使用
GFEMultiplierTaps
- 用于生成GF(2^m)有限域中乘法器的Verilog HDL源文件的C程序
GFEConsMulTaps
- 用于生成GF(2^m)有限域中常数乘法器的Verilog HDL源文件的C程序
GFEInvertor
- 用于生成GF(2^m)有限域元素求逆器的Verilog HDL源文件的C程序
altera_ram
- 本程序对如何使用altera系列芯片片上ram进行实例演示,采用Verilog HDL语言编写,并使用modelsim与quartus联合进行功能仿真。本原码是红色逻辑开发板的试验程序,值得一看。
Dct_verilog
- 采用verilog hdl 语言实现整形dct算法,设计合理,算法简单,是红色逻辑开发板试验程序,值得一看。
uartverlog
- 占用资源少的verilog HDL uart接口;采用固定波特率115200,可以修改程序中的分频来修改波特率,模式为1个启始位,8位数据位,1个停止位;带1字节缓存;当缓存空时输出空信号
Veilogbook
- 第一章 数字信号处理、计算、程序、算法和硬线逻辑的基本概念 第二章 Verilog HDL设计方法概述 第三章 Verilog HDL的基本语法 第四章 不同抽象级别的Verilog HDL模型 第五章 基本运算逻辑和它们的Verilog HDL模型 第六章 运算和数据流动控制逻辑 第七章 有限状态机和可综合风格的Verilog HDL
fpga_HDL.examples
- 多个Verilog和vhdl程序例子,可以作为初学者参考实例,按照电路结构写出HDL代码
digtalclk
- 用Altera公司的QuartusII编写的电子钟程序,可以下载至开发板,实现一个智能数字钟功能,计时,校时,闹钟,跑表等功能,也可用于学习verilog HDL语言与数字逻辑
AD7865test1
- verilog hdl写的利用fpga控制ad7865进行多路ad数据采集的程序源代码。
cpci1
- 针对多DSP 共享总线的通用信号处理板卡, 介绍了基于PCI9054 和CPCI 总线的接口设计, 分析了通用WDM总线驱动程序的开发。采用Verilog HDL 用CPLD 设计控制时序实现了DSP 和 CPCI 总线桥接器PCI9054 之间的普通传输和高速DMA 传输。驱动程序采用DriverWorks 和Windows 驱动开发包DDK 进行开发, 具有很好的通用性和可移植性。
VerilogHDL_StepperMotor_control
- 采用Verilog HDL语言编写的步进电机位置系统,实现步进电机的定速、加速、减速、定位,且速率和加减速度都能做到连续可调的程序,对控制类相关的学习者价值很高
rec
- uart串口通信程序 用VERILOG HDL 编写 可以有效应用于FPGA上
LCD_Driver
- LCD的驱动程序 用verilog HDL 编写 可以用于FPGA上 经过测试 可以使用
diff_io_top
- LVDS的应用的Verilog HDL例子程序,由altera公司提供。
DisplayLCD
- 基于VRILOG HDL 的LCD控制显示字符程序;
traffic
- 本程序实现了一个十字路口的交通灯信号系统。在设计过程中借助硬件描述语言verilog hdl的强大行为级描述能力直接进行系统级描述。