搜索资源列表
dianzhen
- 这是一个基于FPGA开发实验箱的汉字点阵显示的Verilog HDL程序,经过实验调试验证过的 -This is an FPGA-based development of experimental box character dot-matrix display Verilog HDL procedures, through experimental testing verified
exp6_Uart
- xilinx FPGA的rs232 Verilog HDL程序-xilinx FPGA的rs232 Verilog HDL
dac714_controller
- 控制DAC714输出的Verilog HDL 程序-control the dac714 output
EDA2012
- EDA实验代码步进电机控制以及HDL程序设计和原理图设计。-EDA experimental code stepper motor control, and HDL programming and schematic design.
Verilog-HDL-based-signal-generator
- 应用Verilog进行编写四种波形发生的程序,并结合DE2板与DVCC实验板上的D/A转换器在示波器显示出波形。初步了解Verilog的编程及DE2板的应用,加强对其的实际应用操作能力。-Verilog waveform application process for the preparation of the four occurred, combined with D DE2 board and DVCC experimental board/A converter in the osci
CfgDDS_9910
- dds ad9910配置的verilog hdl程序,模块化设计,输入待配置的数据,字长,启动信号,即可自动产生时序,完成一次配置,模块还有done握手信号,方便用户调用时,反复多次配置。-dds ad9910 configuration verilog hdl program, modular design, the input data to be configured, word length, the start signal, the timing can be automatical
PLL4350_CFG
- ADF4350 配置的verilog hdl程序,模块化设计,输入待配置的数据,启动信号,即可自动产生时序,完成一次配置,模块还有done握手信号,方便用户调用时,反复多次配置-Allocation of ADF4350 Verilog HDL program, modular design, input the data to be configured, start signal, can automatically generate timing, complete the configu
AD_ID
- ad7175的测试spi通讯是否正常的verilog HDL程序,读取ad7175中的id寄存器值。-ad7175 spi communication test whether the normal verilog HDL program that reads the ad7175 id register values.
scan-led
- 7段共阳极数码管,译码显示,Verilog HDL程序-Code based on Verilog HDL
Verilog-HDL
- 此压缩文件包里是一些很经典的用Verilog硬件描述语言编写的程序,有需要的朋友可以看看。-This compressed file package is very classic with Verilog hardware descr iption language programs, there is a need friends can see.
ADconversion
- Veriloghdl 代码使用ADC0809来进行ad转换,使用verilog hdl程序来进行ad转化-Veriloghdl ad code uses ADC0809 to convert, using the verilog hdl program to ad conversion
IRcoder
- 利用Verilog HDL程序实现红外线解码数码管显示,遥控器按下数字显示在FPGA开发板的数码管上.-Using Verilog HDL program to achieve infrared decoding digital display,the remote control presses the digital display on the digital board of the FPGA development board.
zedboard_master_XDC_RevC_D_v3
- 在这个实验中,使用Mathworks HDL Coder工具产生一个LMS噪声消除的滤波器。HDL coder会基于Simulink模型生成RTL模型封装进IP核。这个滤波器可以自适应地将未知的噪声滤除,输出处理后的信号。(In this exeriment, the Mathworks HDL Coder tool is used to generate a LMS noise elimination filter. HDL coder generates the RTL model base
Master SPI的Verilog源代码(包括文档 测试程序)
- SPI接口的从机实现(利用verilog HDL语言)(Slave implementation of SPI interface (using Verilog HDL language))
Quartus按键去抖动程序
- Verilog语言编写的按键去抖动模块demo(Key debounce module demo written in Verilog language)
密码锁
- 程序通过采集输入信息,与FPGA的存储值进行比较,如果密码正确,则开锁电路打开;如果密码错误,锁不打开,并且计数器进行+1操作;累计3次输入密码错误,给警报一个高电平,让其报警。(By collecting input information, the program compares with the storage value of FPGA. If the password is correct, the unlocked circuit opens; if the password is
led
- 流水灯实验,实现四位流水灯功能 本次的设计主要是一个简单流水灯驱动程序,要求流水灯模式 如下:(1)复位时,灯全部熄灭。(2)复位按键放开时,首先点亮 第一个灯,然后第一个 灯熄灭,同时点亮第二个灯;接着,第二个 灯熄灭,同时点亮第三个灯;再然后,第三个灯熄灭,同时点亮第四 个灯;最后,第四个灯熄灭,同时点亮第一个灯;如此循环往复,实 现流水。(Running water lamp experiment to realize the function of four bit flow
oc8051内核程序
- 8051内核程序,verilog HDL语言。(oc8051 kernel program, verilog HDL language.)
ad9833
- AD9833的FPGA驱动程序,一种编写思路,简单易懂,适合初学者。(AD9833's FPGA driver, a programming idea, easy to understand, suitable for beginners.)
071162程序
- 设计一个用于篮球比赛的定时器。要求: (1)定时时间为24秒,按递减方式计时,每隔1秒,定时器减1; (2)定时器的时间用两位数码管显示; (3)设置两个外部控制开关,开关K1控制定时器的直接复位/启动计时,开关K2控制定时器的暂停/连续计时;当定时器递减计时到零(即定时时间到)时,定时器保持零不变,同时发出报警信号,报警信号用一个发光二极管指示。 (4)输入时钟脉冲的频率为50MHz。 (5)用Verilog HDL语言设计,用Modelsim软件做功能仿真,用Quartus II综