搜索资源列表
SRAM@DMA实验
- ALTERA NIOS处理器实验，QUARTUS下用VHDL编译成处理器，然后NIOS SHELL下C 语言运行。实验SRAM和DMA调度-Altera NIOS processor experiments QUARTUS using VHDL compiler into processor, then NIOS SHELL C language runtime. Experimental SRAM and DMA Scheduling
ZBT SRAM控制器参考设计_verilog_xilinx
- ZBT SRAM控制器参考设计，xilinx提供，（ZBT SRAM是一种高速同步SRAM）-ZBT SRAM controller reference design for Xilinx (ZBT SRAM, a high-speed synchronous SRAM)
ZBT SRAM控制器参考设计vhdl_xilinx
- ZBT SRAM控制器参考设计，xilinx提供的VHDL源代码-ZBT SRAM controller reference design for Xilinx VHDL source code
ICR-SRAM
- 基于SRAM的可重配置电路-SRAM-based reconfigurable circuit
sram
- sram 读写小程序，用verilog编写的，请各位高手指教-SRAM read and write small programs using Verilog prepared, please enlighten you master
ZBT SRAM
- 用verilog HDL写的操作SRAM的源码-with Verilog HDL write operation SRAM FOSS
SRAM
- 是一个基于VHDL的SRAM程序，很有代表意义，下下吧
SRAM
- 静态随机存储器(SRAM)设计VHDL代码，已经生成的了
SRAM
- SRAM编译过的源代码 强烈推荐
sram+lcd
- 用vhdl格式写的sram源代码，把扩展名txt改为.v即可
sram
- FPGA向SRAM中写入数据(VHDL编程)，包含通用fifo，sram等
SRAM-PINGPANG
- 超声视频图像需要实时地采集并在处理后在显示器上重建，图像存储器就必须不断地写入数据，同时又要不断地从存储器读出数据送往后端处理和显示[11]。为了满足这种要求，可以在采集系统中设置2片容量一样的SRAM，通过乒乓读写机制来管理。任何时刻，只能有1片SRAM处于写状态，同时也只有1片SRAM处于读状态。工作期间，2片SRAM都处于读写状态轮流转换的过程，转换的过程相同，但是状态错开，从而保证数据能连续地写人和读出祯存.
SRAM
- STM32F103VBT6 实现SRAM
SRAM
- 这是一个sram接口驱动程序，能够驱动256kbx16bit的sram
sram控制器
- 基于nios ii 的sram控制器
调试STM32外部SRAM
- IAR编译环境下的STM32外部SRAM调试程序~
用FPGA实现SRAM读写控制的Verilog代码
- 用FPGA实现SRAM读写控制的Verilog代码-SRAM FPGA implementation using Verilog code to read and write control
STM32F407 外部SRAM实验
- STM32F407 外部SRAM实验,通过串口和LCD显示屏显示SRAM的容量
sram
- FPGA 读写 SRAM 存储块，verilog代码(Read and write SRAM memory block and Verilog code in FPGA)
SRAM+NAND核心板PCB工程
- STM32 SRAM+NAND核心板PCB工程(STM32 SRAM+NAND PCB)