搜索资源列表
three-FSM
- 这个程序描述的是模拟并实现三个always的有限状态机的实例-This procedure describes the simulation and three always finite state machine instance
Mealy-FSM
- 这个程序描述的是模拟并实现了米里有限状态机的功能的实例-This procedure describes the simulation and Mealy finite state machine instance
SCHK
- 由两个主控进程构成的相同功能的符号化Moore型有限状态机-Constituted by two master processes the same function symbol Moore finite state machine
paopaotang
- 游戏 泡泡堂 源代码 C 人工智能 本游戏模仿盛大网络版泡泡堂，使用C和windows api编写完成，使用到了碰撞检测，人工智能技术。而人工智能部分又使用到A寻路算法，有限状态机。-Artificial intelligence game the BNB source code C
UART-finite-state-machine
- 基于Verilog语言的，用有限状态机实现Uart，很实用-UART design based on finite state machine
state_machine-for-charging
- 利用有限状态机实现的投币式充电仪的模拟电路-Finite state machine coin-charging instrument analog circuits
AntAIBaseOnFsm
- 用有限状态机(Fsm)实现《WINDOWS游戏编程大师技巧》人工智能蚂蚁寻找食物范例-Ant AI base on Finite State Machine.
fsm101101
- 基于quartusII软件的101101有限状态机设计实例，运用VHDL语言描述-101101 quartusII software based finite state machine design examples, the use of VHDL descr iption
AI
- AI算法,包括路径规划与移动技术.有限状态机,脚本技术,群聚技术,遗传算法,神经网络-AI algorithms, including path planning and mobile technology. Finite state machines, scr ipting technologies, clustering techniques, genetic algorithms, neural networks
mcu_menu
- 单片机菜单设计,基于有限状态机，树，结构体，指针-SCM menu design
cc_matlab
- 卷积编码，Viterbi译码：一个普适的有限状态机算法(LSM)。只要有一个LSM，能够受不同输入的触发，在各个状态间跳转，并产生输出，就满足可基本条件，可根据状态机利用Viterbi 来从污染的输出中还原输入 -Convolutional coding, Viterbi decoding: a universal finite state machine algorithm (LSM). As long as there is a LSM, different inputs can be
verilog
- 语言设计，虚拟器件，有限状态机，verilong语言教程等-Virtual Appliance
alteraFPGA_state_machine
- 基于alteraFPGA的有限状态机例程-Based on finite state machine routines alteraFPGA
FSM_parade
- 基于spartan6实现的交通灯有限状态机，项目来源是数字设计与计算机体系结构，中山大学移动信息工程学院学子必学项目-Based on the traffic lights to achieve spartan6 finite state machine, the project is a source of digital design and computer architecture, Sun Yat-sen Mobile Information Engineering School st
fsm
- 有限状态机的一种实现框架，更健壮，更易于表达。-An implementation framework of finite state machines, more robust and easier to express.
VHDL-
- VHDL语言 有限状态机交通灯的设计 分频器模块的设计-Finite state machine design language VHDL design of traffic lights divider module
Finite-state-machine-design-part
- VHDL语言 有限状态机交通灯的设计 有限状态机设计部分-VHDL language finite state machine design of traffic lights finite state machine design part
wangchuanzhi
- 交通灯控制系统的VHDL有限状态机实现 -VHDL finite state machine implementation of traffic light control system。
StateMachine
- 一个有限状态机的编程范例 StateMachine包 状态机管理 IStateMachine.as 状态机接口 MyEvent_Control.as 消息管理,状态管理 MyEvent_Single.as 单个事件 Total.as 实现了状态机接口(IStateMachine)的基类,将其理解为抽象类比较好 A.as 继承基类(Total)的状态机,这个才是真正可用的 B.as 同A Main.as 调用,以及启动 若要使
The-four-locks-Verilog-based-design
- 基于Verilog的四位密码锁设计，采用有限状态机进行编写-The four locks Verilog-based design, finite state machine for the preparation