搜索资源列表
gcd2
- GCD算法的FSM+D实现。即利用有限状态机和数据路径分开-GCD algorithm of the FSM + D realize it is using finite state machine and data path separate
bitfsm-0.7-beta
- 很牛的有限状态机源码，图形化组态，游戏开发者需要仔细研究-Finite state machine is cattle source, graphical configuration，Game developers need to carefully study
migong
- 用有限状态机实现的迷宫求解。 和大部分的迷宫程序相同，迷宫的解决方法是 递归或者是用堆栈来模拟递归，这个程序也不例外。但是我们知道普通的迷宫求解程序通常是用一种递归的方法来实现的。程序从一开始运行就不断的进行递归，直到找到迷宫的出口。但是这对一个演示程序来说是不行的，我们需要演示一个迷宫行走者在迷宫中的行走过程。 因此我们用另外的方式来实现，我们首先要需要一个状态机来记录当前行走者的状态，比如说他是处在行走还是寻找一个新的可以到达的地方的状态，因此我使用了一个有限状态机来
SHERT
- 滚动输出文字 有限状态机：初始、左移、右移、直通 虚拟位、纯状态机-Scroll through the output text Finite state machines: the initial, left, shift right, straight Virtual spaces, pure state machine
Finite-state-machine
- 有限状态机在嵌入式软件中的应用 简述了有限状态及的基本概念和传统理论，提出了利用有限状态机进行程序设计的基本思想。-Finite state machine in the embedded software Finite state and the basic concepts and theories, the basic idea of the finite state machine programming.
Frame-synchronizer-
- 原创，帧同步器的Verilog代码，在FPGA上验证实现过，无误。作为通信系统帧传输的仿真，有限状态机同步态和失步态的切换仿真。-Original Verilog code for frame synchronization, verify the implementation on the FPGA, and correct. Frame transmission as the communication system simulation, finite state machine sync
FPGA_ps2_lcd
- FPGA实现 LCD1602 显示 PS/2 键盘的键值,熟悉并掌握液晶 1602 显示屏的使用方法及PS/2键盘的接口标准，学习利用Verilog-HDL语言编写有限状态机实现较为复杂的设计与应用。-LCD1602 FPGA realizing that the PS/2 keyboard keys, familiar with and master the use of liquid crystal display 1602 method and PS/2 keyboard interfac
Verilog-FSM
- VERILOG HDL 学习有限状态机的重要PPT-VERILOG HDL FSM PPT
sequence-check
- 设计一个有限状态机，用以检测输入序列“1110010”-sequence check
STATE-CHECK
- 设计一个有限状态机，用以检测输入序列“1110010”-state check
selection-mechanism-driven
- 多线程并发服务器设计 有限状态机与有状态通信 基于消息驱动的异步选择机制 -Multi-threaded concurrent server design Finite state machine and a state of communication Based on the news of the selection mechanism driven asynchronous
C-programme-for-fsm
- 介绍了4种C的有限状态机写法，但愿能帮到你-introduce 4 kinds of fsm style in C language
SHJ
- 自动售货机控制系统VHDL有限状态机实现 利用VHDL可以避免繁琐的过程，直接利用状态转换图进行状态机的描述-Automatic vending machine control system VHDL finite state machine implementation To avoid the tedious process of VHDL, the direct use of the descr iption of the state transition diagram for
AD
- 有限状态机的设计——0809 A/D转换实验-VHDL for ADC0809
fpga-tft-FSM
- fpga使用有限状态机驱动tft lcd 彩屏，达到显示效果-The fpga use finite state machine driven tft lcd color screen, to display
t1935
- 1935有限状态机 四个状态 一般有限状态机的设计-1935 finite state machine four state
CPUsheji
- 通过设计一个简化的计算机模型，培养利用有限状态机的概念设计复杂电路的思维，在设计过程中体会VHDL的RTL风格描述以及EDA工具Quartus的使用方法。同时了解CPU的控制原理与控制过程 通过动脑和动手解决数字逻辑设计中的实际问题，明确，巩固和灵活应用所学的理论知识，提高设计能力和实践操作技能。 -Through the design of a simplified computer models, to cultivate the concept of finite state ma
lab7
- 有关有限状态机的设计实例，内附word文档说明-For finite state machine design examples, containing a word document instructions
state-machine-program
- Verilog三段式状态机.pdf Verilog时序电路及状态机设计.ppt Verilog有限状态机设计.ppt 状态机.ppt 用状态机原理进行软件设计.pdf 有限状态机.pdf 有限状态机.ppt 状态机原理及用法.pdf 对状态机初学者有帮助。 -Verilog three-state machine the pdf Verilog Sequential Circuits and the state machine design. Ppt Veri
state_mashion
- VHDL实现有限状态机，实现平台XC3S500E-VHDL realization of the finite state machine, the platform XC3S500E