CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - 校时

搜索资源列表

  1. gpstime

    1下载:
  2. GPS(陕西天文台2006C)卫星校时软件 随WINDOWS自动启动/取消启动模块,自动校时,任务栏隐藏,程序隐藏-GPS (Shaanxi Observatory, 2006C) of satellite schools with WINDOWS software automatically when you start/cancel startup module, automatic error correction, task bar hide, hide program
  3. 所属分类:Com Port

    • 发布日期:2017-03-29
    • 文件大小:13843
    • 提供者:汪林
  1. Multi-functionDigitalClock

    0下载:
  2. 可实现校时,仿电台报时,闹钟,报整点时数-The school can be realized when the fake radio timekeeping, alarm clock, reported that the number of hours the whole point of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:13625
    • 提供者:wk
  1. top_clock

    0下载:
  2. 多功能数字钟,有校时,仿广播报时,整点报时,闹铃等功能!-Multifunction digital clock, there are schools, the fake radio timekeeping, the whole point timekeeping, alarm and other functions!
  3. 所属分类:Other systems

    • 发布日期:2017-04-08
    • 文件大小:1383
    • 提供者:puhaitao
  1. PROJECT

    0下载:
  2. 具有“秒”、“分”、“时”计时功能,小时按24小时制计时。 具有校时功能,能够对“分”和“小时”进行调整。 具有整点报时功能。在59分51秒、53秒、55秒、57秒发出低音512Hz信号,在59分59秒时发出一次高音1024Hz信号,音响持续1秒钟,在1024Hz音响结束时刻为整点。-With "seconds", "minutes", "hour" timing function, hours at a 24-hour clock time. When a school functi
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-17
    • 文件大小:338299
    • 提供者:chuhui
  1. clock1

    1下载:
  2. 多功能数字钟实现闹铃,整点报时,校时,仿广播电台报时功能-multifuntional digital clock written in verilog
  3. 所属分类:VHDL编程

    • 发布日期:2017-05-07
    • 文件大小:1431
    • 提供者:sliversnake
  1. jishi

    0下载:
  2. 本项目设计采用了6位数码管显示电路,在设计6位LED显示时,为了简化电路,降低成本,采用动态显示的方式,6个LED显示器共用一个8位的I/O,6位LED数码管的位选线分别由相应的P2.0--P2.5控制,而将其相应的段选线并联在一起,由一个8位的I/O口控制,即P0。译码显示电路将“时”,“分”,“秒”计数器的输出状态经显示译码器译码,通过6位LED七段显示器显示出来。达到定时电路时根据计时系统的输出状态产生的一个脉冲信号,然后去触发蜂鸣器发生器来实现闹铃。校时电路是用来对“时”,“分”,“秒”
  3. 所属分类:SCM

    • 发布日期:2017-03-25
    • 文件大小:21353
    • 提供者:David
  1. gaihou

    0下载:
  2. 实现 一个钟表的基本功能,可以用pc进行校时-To achieve the basic functions of a clock can be used when conducting school pc
  3. 所属分类:SCM

    • 发布日期:2017-04-17
    • 文件大小:16557
    • 提供者:马士川
  1. DigitalClock

    0下载:
  2. 基于FPGA的数字电子钟设计,系统总程序由分频模块、“时分秒”计数器模块、数据选择模块、报时模块、动态扫描显示和译码模块组成。得到一个将“时”、“分”、“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时,显示满刻度为23时59分59秒,另外有校时、校分和整点报时功能,并通过数码管驱动电路显示计时结果。-FPGA-based design of digital electronic clock, the system program by the total frequency modul
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-01
    • 文件大小:63477
    • 提供者:sunnan
  1. time

    0下载:
  2. 在自己主页中提示时间是否不准确,提醒用户即时校时。-time
  3. 所属分类:Browser Client

    • 发布日期:2017-04-05
    • 文件大小:760
    • 提供者:yang
  1. time

    0下载:
  2. 本文介绍了利用quartus II软件进行的多功能数字时钟设计,实现保持、清零、快速校时、快速校分、整点报时、彩铃闹钟、星期显示等功能,并对每一模块分别进行解释。-This paper describes quartus II software, multi-functional digital clock design, implementation, maintain, clear, fast school, the rapid school hours, the whole point o
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-02
    • 文件大小:735390
    • 提供者:elaine
  1. eda

    0下载:
  2. eda实验时钟电路系统由秒时钟产生电路、走时电路模块、数字显示模块、校时模块、语音报时模块、工业控制模块-eda test clock circuit generated by the second clock circuit, the circuit blocks away, the digital display module, the campus module, voice timekeeping module, industrial control modules
  3. 所属分类:Other systems

    • 发布日期:2017-05-11
    • 文件大小:2640339
    • 提供者:樱花烬
  1. EDAshuzishizhong

    0下载:
  2. 多功能数字时钟课程设计可用的,含手动校时电路,整点报时电路。报时长短需要自己设置程序-digital clock decode
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:824
    • 提供者:郝军
  1. zonghe5

    0下载:
  2. 闹钟、电子钟典型实例,具有校时,整点报时等功能-Alarm clock, electronic clock typical example, a school, the whole point of time and other functions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:250886
    • 提供者:Hesper Lee
  1. 0608190248xiatao

    2下载:
  2. 实验利借助于Quartus II 软件设计了一个多功能数字钟,实现了校时,校分,清零,保持和整点报时等多种基本功能,此外还实现了闹钟,星期,音乐闹铃等附加功能。本文首先利用Quartus II进行原理图设计并仿真调试,最后在实验板上验证了设计的正确性。 关键字:数字钟 闹钟 仿真 准点报时 -Quartus II software by means of experimental Lee designed a multi-functional digital clock and real
  3. 所属分类:Windows Develop

    • 发布日期:2017-05-06
    • 文件大小:1186223
    • 提供者:李敬超
  1. clock

    0下载:
  2. 基于89c51的电子时钟设计,可对时,分,秒分别进行校时,复位等功能。-89c51 based design of electronic clock, may hours, minutes, seconds, school respectively, the reset function.
  3. 所属分类:SCM

    • 发布日期:2017-04-10
    • 文件大小:976
    • 提供者:王伟
  1. 1602

    0下载:
  2. 本程序对初学者非常好的1602校时数字时钟-School for beginners in 1602 when the digital clock
  3. 所属分类:SCM

    • 发布日期:2017-04-06
    • 文件大小:16736
    • 提供者:zuo
  1. Multifunctionclock

    0下载:
  2. 多功能电子钟:具有12小时与24小时制切换、倒计时功能和秒表功能。(可校时和可以设置倒计时、秒表的启停)-Multi-function clock: a 12-hour and 24 hour clock switch, countdown function and stopwatch functions. (Can correct time and set the countdown, start and stop of the stopwatch)
  3. 所属分类:SCM

    • 发布日期:2017-03-29
    • 文件大小:20658
    • 提供者:林檎
  1. shuzi

    1下载:
  2. 设计一个采用数字电路实现,对时,分,秒.数字显示的计时装置,周期为24小时,显示满刻度为23时59分59秒,并具有校时功能和报时功能的数字电子钟。电路主要采用中规模集成电路.本系统的设计电路由脉冲逻辑电路模块、时钟脉冲模块、时钟译码显示电路模块、整电报时模块、校时模块等部分组成。采用电池作电源,采用低功耗的芯片及液晶显示器,发生器使用石英晶振、计数振荡器CD4060及双D触发器74LS74,计数器采用同步双十进制计数器74LS160,锁存译码器是74LS248,整电报时电路用74LS74,74L
  3. 所属分类:Document

    • 发布日期:2017-03-30
    • 文件大小:449314
    • 提供者:张龙
  1. GPS--clock

    0下载:
  2. 介绍一种利用卫星接收机接收的时间信号, 经单片机接收处理后进行自动校时的 数显时钟的设计 -Introduction of a satellite receiver to receive time signal processing by the MCU after receiving automatic error correction design digital display clock
  3. 所属分类:SCM

    • 发布日期:2017-04-01
    • 文件大小:134186
    • 提供者:黄岩
  1. top_clock

    0下载:
  2. VerilogHDL编译基本功能具有“秒”、“分”、“时”计时功能,小时按24小时制计时。具有校时功能,能对“分”和“小时”进行调整。扩展功能 仿广播电台正点报时。在59分51秒、53秒、55秒、57秒发出低音512Hz信号,在59分59秒时发出一次高音1024Hz信号,音响持续1秒钟,在1024Hz音响结束时刻为整点。 定时控制,其时间自定; 可任意设定时间的闹钟 自动报整点小时数 小时显示:可切换12小时/24小时显示-VerilogHDL compile the ba
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1462
    • 提供者:朱晨阳
« 1 2 3 4 5 6 78 9 10 11 12 ... 30 »
搜珍网 www.dssz.com