搜索资源列表
VHDL44model
- VHDL的44个实例 包括:8位相等比较器、步进电机控制器、移位寄存器等
IO74LS164
- I0口驱动74LS164,8位同步移位寄存器，将data_buf的数据逐位输出到simuseri_DATA
m_seq
- 此函数用来生成最大长度线性移位寄存器序列(m序列)
278855771859
- 液晶显示模块概述 一、液晶显示模块概述 RT19264D汉字图形点阵液晶显示模块，可显示汉字及图形，内置8192个中文汉字（16X16点阵）、128个字符（12X16点阵）及64X256点阵显示RAM（GDRAM）。 主要技术参数和显示特性: 电源：VDD 3.3V~+5V(内置升压电路，无需负压)； 显示内容：192列× 64行 显示颜色：黄绿 显示角度：6：00钟直视 LCD类型：STN 与MCU接口：8位或4位并行/3位串行 配置LED背光 多种
time
- 时钟程序，spi送数，显示是8个数码管，接8的移位寄存器。时间从00 00 00 到 23 59 59
rilishizhongdaijianpan
- 时钟程序，spi送数，显示是8个数码管，接8的移位寄存器。时间从00 00 00 到 23 59 59
4094
- CD4094的驱动程序8位移位存储总线寄存器 NSC/TI/PHI，C语言驱动程序
keil_c_PID
- 这是从网上找来的一个比较典型的PID处理程序，在使用单片机作为控制cpu时，请稍作简化，具体的PID 参数必须由具体对象通过实验确定。由于单片机的处理速度和ram资源的限制，一般不采用浮点数运算， 而将所有参数全部用整数，运算到最后再除以一个2的N次方数据（相当于移位），作类似定点数运算，可 大大提高运算速度，根据控制精度的不同要求，当精度要求很高时，注意保留移位引起的“余数”，做好余 数补偿。这个程序只是一般常用pid算法的基本架构，没有包含输入输出处理部分。
txunit1
- UART发送TX控制电路设计，以波特率产生器的EnableTX将数据DATAO以LOAD信号将其送入发送缓冲器Tbuff，并令寄存器内容已载有数据而非空出的标志tmpTBufE=0。当同步波特率信号来临时监视是否处于tmpTBufE=0（内有数据）以及tmpTRegE=1（没有数据）。即处于尚未启动发送态则将Tbuff缓冲寄存器 送入传输寄存器Treg内并令tmpTRegE=0（内又送入数据），但因Tbuff已转送入缓冲寄存器TregE内，为空故令tmpTBufE=1，此tmpTBufE代表缓冲
diff8
- 8位移位寄存器，当高电平来时移入下一位！
m_pn
- 在加密系统中,伪噪声序列(即PN序列)得到了广泛的应用,最常用的PN序列是最大长度线性码序列,又称为m序列,是由线性反馈移位器产生的,其特点是具有周期性和伪随机性。
alu
- 实现16种运算的alu,包括+,-,+1,-1,与或非以及移位比较运算。经调试成功。
CRCMetrix
- CRC校验码算法，采取矩阵移位算法，网络通讯中经常使用。
164-byte
- 单片机驱动74LS164/74HC164的一个示例 74HC164是串入并出的数据移位模块,在其时钟端(CK)每送入一个时钟 脉冲,则其当前的数据线(DT)状态即被移位至输出端输出,164的数据 在时钟上升沿被锁存,输出由A向H依次移位
shift-mul
- 在算法级对用多进程实现移位加法器，已经验证
44444
- 摘要: 基于AT89C2051 单片机设计步进电机的驱动电路. 以单片机AT89C2051 和移位寄存器CD4094 为主要元 件构建步进电机驱动电路, 电路以CP 脉冲为复位信号, 提高了电路的抗干扰能力. 该电路在多套系统中获得了成功 应用, 具有灵活方便、适用范围广等特点.
555555
- 摘要: 基于AT89C2051 单片机设计步进电机的驱动电路. 以单片机AT89C2051 和移位寄存器CD4094 为主要元 件构建步进电机驱动电路, 电路以CP 脉冲为复位信号, 提高了电路的抗干扰能力. 该电路在多套系统中获得了成功 应用, 具有灵活方便、适用范围广等特点.
bresenham
- Bresenham算法的优点是： 1、不必计算直线之斜率，因此不做除法； 2、不用浮点数，只用整数； 3、只做整数加减法和乘2运算，而乘2运算可以用硬件移位实现。 Bresenham算法速度很快，并适于用硬件实现。
ALU
- ALU可以实现16种操作（包括加减乘除移位运算等）
transfer_1
- EDA实验--UART串口实验：UART 主要有由数据总线接口、控制逻辑、波特率发生器、发送部分和接收部分等组成。UART 发送器 --- 发送器每隔16 个CLK16 时钟周期输出1 位，次序遵循1位起始位、8位数据位（假定数据位为8位）、1位校验位（可选）、1位停止位。 UART 接收器 --- 串行数据帧和接收时钟是异步的，发送来的数据由逻辑1 变为逻辑0 可以视为一个数据帧的开始。接收器先要捕捉起始位，确定rxd 输入由1 到0，逻辑0 要8 个CLK16 时钟周期，才是