搜索资源列表
clock
- 电子钟，四个按键实现跑表、计时等功能、已经过测试完全可用-Electronic clock, four buttons stopwatch, timing and other functions, has been tested and fully available
Digital-Clock
- FPGA数字跑表代码 Digital Clock-Digital Clock
maplusi
- 设计一个秒表，该跑表使用一个按钮k工作，当第1次按下按钮时，秒表开始计数，第2次按下按钮时，秒表停止计数，第3次按下按钮时，秒表计数器继续计数，第4次按下按钮时，秒表计数器停止计数，如此反复。若是在停止计数状态，按钮的按下时间超出2s，则秒表计数器清零-Design a stopwatch, the stopwatch with a button k work, when the 1st button is pressed, the stopwatch starts counting, pres
jianpan
- 数码管前三位显示一个跑表，从000到999之间以1 秒速度运行，当按下一个独立键盘时跑表停止，松开手后跑表继续运行。(用定时器设计表)。 在上题的基础上，用另外三个独立键盘实现按下第一个时计时停止，按下第二个时计时开始，按下第三个是计数值清零从头开始。 按下16个矩阵键盘依次在数码管上显示1-16的平方。如按下第一个显示1，第二个显示4... -The top three shows a digital stopwatch, from 000 to 999 to 1 of the
number_clock
- 典型实例 用FPGA来开发一个 数字跑表，实现跑表的全部功能-FPGA Verilg clock
quartus-clock.RAR
- 设计FPGA电路以模拟多功能电子表的工作过程，功能如下：（1 ）数字钟，要求从00：00 ：00点计到23 ：59：59 （2）数字跑表（3 ）调整时间 (4)闹钟设置，可以设置2个闹钟，闹钟时间到了后会提醒，提醒时间持续20 秒，如果此时按A键，则该闹钟解除提醒，如果按住B键，闹钟暂停提醒。但是3 分钟后重复提醒一次。如果闹钟响时没有按键，则响完20秒之后暂停，然后同样3 分钟后重新提醒一次。（5 ）日期设置。可以设置当前的日期， 比如2012年08月20 日。-Design FPGA c
pao
- 基于CycloneIII系列的FPGA，EP2C5Q208C8的数字跑表系统设计。-FPGA based on CycloneIII series EP2C5Q208C8 digital stopwatch system design.
shuzishizhong-verilog
- 基于2410开发板数字时钟的开发，实现了计时，日期，跑表的功能-Based on the development of the 2410 development board digital clock, a time, date, stopwatch function
paobiao
- 这主要是一个简单的实现的数字跑表，是我刚开始学FPGA时做的一个小实验-This is mainly a simple digital stopwatch, I just started to learn FPGA to do a little experiment
verilog_example
- verilog实例，多路器，除法器，数字跑表的多种实现方法-verilog example, the multiplexer, a divider, a digital stopwatch many implementations
lichewn
- 数码管前三位显示一个跑表，从000到999之间以1 秒速度运行，当按下一个独立键盘时跑表停止，松开手后跑表继续运行。(用定时器设计表)。 在上题的基础上，用另外三个独立键盘实现按下第一个时计时停止，按下第二个时计时开始，按下第三个是计数值清零从头开始。 按下16个矩阵键盘依次在数码管上显示1-16的平方。如按下第一个显示1，第二个显示4-Digital tube top three display a stopwatch, and from 1 s speeds between 000
Tclock
- ＡＴｍｅｇａ１６单片机内部时钟程序，可显示时钟跑表-ATmega16 MCU internal clock procedures, can display the clock timer
stopwatch
- /*数码管前三位显示一个跑表，从000到999之间以1 秒的速度运行， 当按下一个独立键盘时跑表停止，松开手后跑表继续运行（用定时器设计表） 个独立键盘实现按下第一个时计时停止，按下第二个时计时结束， 按下第三个是计数值清零从头开始*/-/* Digital tube top three display a stopwatch run between 000-999 sec 1 , stopwatch stop when pressing a separate keyboar
paobiao
- 该程序为数字跑表程序，具有复位，暂停，秒表计时等功能。-The program is a digital stopwatch program with reset and pause stopwatch timing functions.
dian-zi-pao-biao
- 自己平时做的一个比较简单的时钟跑表！简单的功能-They usually do a simple clock stopwatch! Simple function
runningclock
- verilog HDL实现跑表设计，开发环境为xilinx，fpga芯片为spartan系列。-verilog HDL the Stopwatch design and development environment for the spartan xilinx, fpga chip series.
shuzipaobiao
- 用veriloghdl实现电子数码跑表功能，采用六个数码管实现-With veriloghdl electronic digital stopwatch function, six digital tube to achieve
MSP430clock
- 本程序主要是基于MSP430而编写的利用4*4键盘控制的（键盘资源为完全利用顾客，可以增加其他的功能）8段一体数码管的电子表，实现了时分秒显示，跑表显示，年月显示，及各显示的上下调功能，功能完备。-This program is mainly based on MSP430 prepared using 4* 4 keyboard control (keyboard resources to take full advantage of the customer, can increase ot
clock
- 用 Verilog HDL 设计一个多功能数字钟，包含以下主要功能： 1） 计时，时间以 24 小时制显示； 2） 校时； 3） 闹钟：设定闹钟时间，可利用 LED 闪烁作为闹钟提示； 4） 跑表：启动、停止； 5） 其他。-Using Verilog HDL design a multi-functional digital clock contains the following main functions: 1) time, the time is displayed
lesson5_1
- 数码管前三位显示一个跑表，从000到999之间以1 秒速度运行，当按下一个独立键盘时跑表停止，松开手后跑表继续运行。(用定时器设计表)。 -The digital tube first three shows a stopwatch, from 000 to 999 between the rate of 1 of the second run, stop the stopwatch when the press of a separate keyboard, stopwatch cont