查看会员资料
用 户 名:荣****
发送消息- Email:用户隐藏
- Icq/MSN:
- 电话号码:
- Homepage:
- 会员简介:
最新会员发布资源
risc8_cpu_verilog
- 该实例设计的RSIC-CPU总线结构采用数据线(8位)和指令线(12位)独立分离的哈弗结构,把存储寄存器RAM当做寄存器来寻址使用以方便编程。-The example design of RISC-CPU bus architecture uses a data line (8) and command line (12) is separated with the Harvard architecture, the storage register addressing uses RAM as