搜索资源列表
FSM的示例程序
- 这是有限状态机的模版事例程序，很有意义。 请斑竹尽快给我下载权限。急。- Please fed as I downloaded to the authority. Urgent.
Designing State Machines for FPGAs
- 有关FPGA中状态机开发的文章，内容很经典的，有开发例程。对硬件设计工程师比较有用-the FPGA development of the FSM article, as is the classic, development routines. Hardware design engineers more useful
lmgui2
- 这个是evc下编写的状态机程序，大家可以学习下-prepared with the state machine procedures, we can learn under
statemachine_mult
- veilog实现的状态机乘法器.可以参考-veilog achieve the state machine multiplier. Can reference
statemachine11.2
- 推荐下载,verilog状态机实例.体现了流水线思想的应用 -recommend downloading Verilog state machine example. Pipeline reflects the thinking of the application
8.10
- 强烈推荐下载,verilog状态机实例.可以在modelsim下运行. -strongly recommend downloading Verilog state machine example. In modelsim running.
ScanerLib
- 一个简单的PASCAL语言编译器，基于有限状态机的算法，并不是一个功能完全的编译器。-a simple PASCAL language compiler, based on the finite state machine algorithm not entirely a function of the compiler.
FSM_program
- 用于协议状态机的编程参考，可以用于协议设计。-agreement for the state machine programming reference design can be used in the agreement.
smdesign
- 文章详细介绍了VHDL中状态机的设计,结合图形解释,对于初学者很有帮助-article describes in detail the state machine in VHDL design, integrating graphics explain helpful for beginners
OPNETERROR
- 初学OPNET，个人觉得要注重三个方面： 1，OPNET 的网络仿真机制，包括三层建模、离散事件驱动仿真机制、通信机制、 有限状态机等，主要是看帮助文档中的原理部分； 2，OPNET 的核心函数，多看帮助文档中各核心函数的介绍以及示例很有帮助； 3，掌握ODB 的调试，个人感觉OPNET 的调试不难，关键是要善于从OPNET 的仿真 原理入手来找可能的错误所在，我的经验就是按着数据走的流程来分析。 另外，有时间的话，可以找一个OPNET 提供的标准模块代码来看看，有利于理
rDUNclientBeta1
- PPP协议的状态机实现例子-PPP agreement FSM example
21312140
- 一个简单的计算器 状态机状态间转换实现操作符号的使用，在vc.net编译通过
LPCARM_GPS_stat_machine
- lpc arm gps 状态机 详细解释
123
- 模拟信号转换为数字信号利用VHDL编程的状态机
XLJC
- 用状态机实现串行序列检测器的设计 若检测到串行序列11010则输出为1 否则输出为0 并对其进行仿真和硬件测试
200910211526149r
- 这是以状态机制实现,IR的长按,短按的控制代码.-This is a state mechanism to bring about, IR long press, short press of the control code.
4k_8kflash
- 基于AVR平台的4~8K flash 状态调度器，非常好用！(4~8K flash based on the AVR platform state scheduler, very easy to use!)
class8_FSM
- 序列检测机（状态机实验），是Verilog状态机最基本的小实验，用于体会状态机的原理和作用（原作者：小梅哥）(Sequence detection machine is the most basic small experiment of Verilog state machine)
smart通用上位机
- BMS 485通讯上位机，测试电池组信息，获取单体电芯电压，mos管开关状态(BMS 485 communication upper computer, test battery pack information, get single core voltage, MOS switch state.)
ourdev_429803
- 基于STM8的状态机按键程序，长短按功能，双击功能(STM8 based state machine keypad program, function, double click function)