搜索资源列表
-
0下载：
用Verilog实现卷积码（2，1，2）的编码器，采用状态机来完成在modelsim下的仿真-Verilog implementation using convolution code (2,1,2) encoder, using a state machine to complete the modelsim simulation under the
-
-
0下载：
low power convolution encoder and Viterbi decoder using vhdl code
-
