搜索资源列表
HEX_TO_BCD_4BIT
- hex to bcd 4bit using vhdl
HEX_TO_BCD_6BIT
- hex to bcd 6bit using vhdl
HEX_TO_BCD_8BIT
- hex to bcd 8bit using vhdl
huibian
- 寻址方式在结构化数据访问中的应用，（1）掌握不同的内存寻址方式（2）使用结构化的数据存储方式（3）掌握BCD码的编码方式-Addressing modes in structured data access, (1) to master different memory addressing mode (2) using structured data storage (3) The master of BCD encoding
huibian
- 寻址方式在结构化数据访问中的应用，（1）掌握不同的内存寻址方式（2）使用结构化的数据存储方式（3）掌握BCD码的编码方式-Addressing modes in structured data access, (1) to master different memory addressing mode (2) using structured data storage (3) The master of BCD encoding
至简设计法--篮球倒计时
- 篮球倒计时 工程说明 本项目包含2个按键和4位数码管显示，要求共同实现一个篮球24秒的倒计时，并具有暂停和重新计数复位的功能。 案例补充说明 与单片机等实现模式相比，FPGA倒计时系统大大简化，整体性能和可靠性得到提高。在篮球24秒倒计时的模块架构设计方面，只需要一级架构下的BCD译码模块、倒计时模块和数码管显示模块，即可实现24秒倒计时功能。(Basketball countdown Engineering descr iption This project contains 2 butt
BCGPCalendarDemo
- 如果要安装 BCGControlBar 应用程序向导，只需要打开BCGBAppWizard 项目并编译链接。你将在项目列表中看到一个新的条目。 你必须编译链接所有的 BCGControlBar 库的 DLL 文件； 打开 BCGControlBar 项目并编译链接。下面是一个你将得到的 DLLs 和 库文件列表：(To install the BCGControlBar application wizard, you just need to open the BCGBAppWizard pr
考研代码
- 基于8086的超级程序,可以将BCD码转换成二进制并显示出来。(so cool PROGRAM, we can use it to study 8086cpu)
蓝牙控制
- 以数据包形式发送数据，每个数据包包长为11字节，包括开始的转行符0x0A（保证数据正常通信，下面不做解释），命令符（用于下位机区分操作），数据三部分构成，定时器时间以及同步时间传输方式为BCD码。 定时器的开关功能主要是覆盖从前的设置，以达到清除命令的功能(please translation by yourself---)
BCD_added
- 一个2位的BCD码十进制加法计数器电路，输入为时钟信号CLK，进位 输入信号CIN，每个BCD码十进制加法计数器的输出信号为D、C、B、A和进位输出信号COUT，输入时钟信号CLK用固定时钟，进位输入信号CIN.(A 2 bit BCD code decimal adder counter circuit, the input is the clock signal CLK, carry The input signal CIN, each BCD code decimal adder co
bin2bcd
- convert binary to bcd
pcf8563
- RTC芯片驱动 正点原子公众号 之前和大家分享了一下几个时钟芯片的驱动代码还有原理图什么的“发一个之前玩过的几个RTC芯片程序” 最近因为一个项目原因，全部更新了PCF8563这个芯片的驱动代码，主要是直接在函数设置BCD格式和BIN格式的转换输出，全部操作利用结构体的思路，更加清晰明了。(RTC chip driver Before the punctuation atomic public number, I share with you some driving code
timer_se
- 数字时钟可以显示分、秒，并通过按键进行复位；数字时钟由四个基本模块组成，顶层模块、分频模块、计数模块、译码显示模块。（1）分频模块 分频器将开发板提供的6MHz时钟信号分频得到周期为1s的控制信号，控制计数器改变状态。（2）计数模块：秒钟和分钟利用两个模60的BCD码计数器实现。计数器分为高4位与低4位分别控制低4位每秒钟加1，变化状态为0~9，低4位状态变化到9时，高4位加1，变化状态为0~5。秒钟计数达到59时，分钟低四位从1开始，每59秒加1，低4位状态变化到9时，高4位加1，变化状态为0
kebenchengxu
- VHDL代码，一些课本的小程序。包含3线-8线译码器，4选1选择器，6层电梯，8线-3线编码器，8线-3线优先编码器，8选1，BCD-7段显示译码器真值表，半加器，摩尔状态机，数字频率计，数字时钟，同步计数器，序列检测器的设计，序列信号发生器，一般状态机等等。(The small program of some textbooks. Includes 3 -8 decoder, 4 1 selector, 6 elevator, line 8 Line 8 line -3 encoder, -3
分频显示
- VHDL实验中，实现分频与数码管显示。掌握BCD-七段显示译码器的功能和设计方法； 掌握用硬件描述语言的方法设计组合逻辑电路——BCD-七段显示译码器。(In the VHDL experiment, frequency division and digital tube display are realized.)