对于研究FPGA结构的人来说，这个工具是必不可少的。它把edif格式的网表文件转化为blif的VPR能识别的格式，非常有用。当然，软件还需进行编译。-FPGA structure for research, this tool is indispensable. It edif netlist file format blif into the VPR to identify the format, very useful. Of course, the software still needs

Handel-C语言的学习文档。Handel-C语言由C/C++演化而来，可以自动实现C到VHDL、C到Verilog、C到EDIF等转换。在DK环境中，DK+Handel-C工具能直接把基于C语言的设计转变为优化的HDL(可以实现：C到VHDL、C到Verilog、C到EDIF等的自动生成)， 进而通过FPGA实现，从而保证了各种复杂的高难算法在工程应用的实时性。(Handel-C language documentation. Handel-C language by C/C++ Evolv