搜索资源列表
URISC_PROCESSOR
- URISC处理器的VHDL实现,采用模块化思想自顶向下实现，内部自定义总线模块-URISC PROCESSOR
urisc
- 自己用verilog编写的urisc程序，调试成功，压缩包里有仿真图像，值得学习参考。-Written in verilog urisc program debugging, simulation image compression bag, worth learning reference.
本站作为网络服务提供者，仅为网络服务对象提供信息存储空间，仅对用户上载内容的表现方式做保护处理，对上载内容本身不做任何修改或编辑。