搜索资源列表
MPSK调制与解调VHDL程序与仿真
- MPSK调制与解调VHDL程序与仿真,具有很高的参考价值!!vhdl代码!-MPSK modulation and demodulation process and VHDL simulation, high reference value! ! VHDL code!
bpsk1.rar
- 介绍qpsk调制的代码！初学者可以参考参考！比较简单.,Introduction QPSK modulation code! Beginners can refer to reference! Relatively simple.
code.rar
- 使用状态机设计一个5位序列检测器。从一串二进制码中检测出一个已预置的5位二进制码,The use of state machines to design a sequence detector 5. From a string of binary code to detect a preset binary code of 5
IIR
- 利用dsp builder设计的IIR滤波器，已经验证完全可以使用，只需要把其中系数改变。内含VHDL代码-Design IIR filters by dsp builder have been verified , just change the coffetions including VHDL code.
BCH_Decoder72
- BCH代码，采用VHDL实现，能够实现纠错，带有波形。-BCH code, the use of VHDL implementation, be able to achieve error correction with waveform.
FPGA_interleaver
- 这是一个基于FPGA的交织器的VHDL源代码-This is an FPGA-based interleaver of the VHDL source code for
Trafficlight
- 系统设置一个两位BCD码倒计时计数器（计数脉冲1HZ），用于记录各状态持续时间； 因为各状态持续时间不一致，所以上述计数器应置入不同的预置数； 倒计时计数值输出至二个数码管显示； 程序共设置4个进程： ① 进程P1、P2和P3构成两个带有预置数功能的十进制计数器，其中P1和P3分别为个位和十位计数器，P2产生个位向十位的进位信号； ② P4是状态寄存器，控制状态的转换，并输出6盏交通灯的控制信号。-System to set up a two BCD code c
codeloc1k
- 实现电子密码锁的各项功能,经过编译和仿真-Electronic code lock of the function, the compiler and simulation
sfs
- DW 256 DUP(?) STACK1 ENDS DDATA SEGMENT MES1 DB The least number is:$ MES2 DB 0AH,0DH, The largest number is:$ NUMB DB 0D9H,07H,8BH,0C5H,0EBH,04H,9DH,0F9H DDATA ENDS CODE SEGMENT ASSUME CS:CODE,DS:DDATA START: MOV AX,DDAT
bxfsq
- 波形发生器的代码，具有产生正弦波、方波、三角波的功能。-Waveform Generator code has generated sine wave, square, triangle-wave function.
Baseband_line_code
- 本课程设计完成了基带线路码产生电路的设计，数字基带信号的传输是数字通信系统的重要组成部分之一。在数字通信中，有些场合可不经过载波调制和解调过程，而对基带信号进行直接传输。为使基带信号能适合在基带信道中传输，通常要经过基带信号变换，这种变换过程事实上就是编码过程。本些课题实现了这样的编码过程。-This course is designed to use VHDL hardware descr iption language completed the base-band circuits hav
ARM7_HDL
- ARM7 verilog vhdl code
testbench
- ddr sdram controller datd module source code
BCHbch
- BCH编码 实现BCH信道编码功能 实现BCH信道编码功能-BCH code BCH code BCH code BCH code BCH code BCH code BCH code
vhdl
- usb rtl code, to fpga or asic
fir_16
- vhdl代码 实现16阶fir滤波器，可以仿真通过-vhdl code fir filter stage 16 can be adopted simulation
55593379usb(FPGA)
- this a vhdl code for a bus-this is a vhdl code for a bus
conv.vhd
- 卷积编码的VHDL代码，公司内部资料，不是个人随便编写的-VHDL code of convolutional encoding
IIr
- 十阶巴特沃斯低通滤波器设计（应用时域交叉原理编写的VHDL代码）-10-order Butterworth low pass filter design (application of principles of time-domain cross-written VHDL code)
VHDL-Code-for-8-bit-Floating-Point-Multiplication
- VHDL Code for 8 bit Floating Point Multiplication