搜索资源列表
jtag_verilog
- verilog 实现的jtag ip模块 包括了测试程序-Verilog achieve the JTAG ip modules including test procedures
lpcinterface
- lpc源代码verilog实现的。操作low pin count设备
liushuideng
- 代码为verilog编写的流水等程序，已在quartuous6.0上编译仿真通过，下载入电路板已实现
Example-3-1
- 该程序是用quartus II作为开发工具，用verilog语言编写，实现全加器功能的实例。对初学者很有意义
source
- 包含了四位计数器等基本数字模块的的verilog HDL程序代码,该功能实现,可以直接利用DC进行综合,得到硬件电路,亦能够转换成VHDL语言进行综合
MUX
- 用CASE实现4选1数据选择器 很实用 运用VERILOG
choose8_1
- 8选一选择器的verilog实现，运行通过仿真！-8 election selector verilog implementation, running through simulation!