搜索资源列表
quartusII203quartusii
- 讲解quartus的一些基本操作，如设计输入，综合，布局布线，下载-Quartus explain some basic operations such as design entry, synthesis, layout, downloads
TIA-EIA-568-B.1
- 综合布线系统的标准,综合布线系统布线时参考- Generic Cabling System standard, reference by wiring cabling system
astro
- Astro数字后端综合学习资料，资料非常详细，包括数字后端设置、布局、布线-Astro
Example-b3-1
- “\Example-b3-1\uart_regs\src”目录下为设计源文件 “\Example-b3-1\uart_regs\core”目录下为Altera的IP宏功能模块 “\Example-b3-1\uart_regs\sim\funcsim”目录下为功能仿真文件 “\Example-b3-1\uart_regs\sim\parsim”目录下为时序仿真文件 “\Example-b3-1\uart_regs\de
Example-s6-1
- 1.完成一个Tcl的脚本，用来建立一个新工程 2.指定源文件，并执行分析和综合 3.执行I/O分配检查 4.使用Tcl更改I/O位置约束，重新作I/O检查 指定时序要求，对设计布局布线，并执行时序分析-1. Complete a Tcl scr ipt, used to create a new project 2. Specify the source file, and perform analysis and synthesis 3. Perform I/O ass
lab1 Vivado Design Flow
- 适用于对verilog语言的初步学习，本文本就对RTL的编写，功能仿真，实现，布线，综合，以及生成比特流等环节进行了初步的描述。适合初学者学习。(For the preliminary study of Verilog language)