搜索资源列表
mips_project
- 我用verilog写的risc指令集的mips的cpu。可以支持定点运算。顶层单元是top。-I used to write verilog mips risc instruction set of the cpu. To support fixed-point arithmetic. Top-level unit is the top.
cpu
- 基于MIPS指令集的32位CPU设计与VHDL实现-Based on the MIPS instruction set of the 32-bit CPU design and the realization of VHDL
cp3
- This zipfile is composed of a bunch of MIPS codes that might be helpful to some people who are developing CPU
cpu_1
- mips单周期cpu设计,实现MIPS中的11条指令,在设计的cpu中运行快速排序程序进行验证。-mips one cycle cpu design,run quick sort promgram for test.
PipelineCPU
- Quartus II 7.2环境中,采用硬件描述语言VHDL独立完成了基于MIPS指令集的32位RISC处理器的逻辑设计-quartusII mips pipeline 32bit cpu design
cpu
- MIPS流水线CPU的工作原理和设计方法-The design and implementation of the pipelined CPU
m3u8streamtv_2.9_all
- Python开发的扩展件,用于基于MIPS Cpu 的Enigma2固件下流媒体播放。所有采用MIPs处理器的机顶盒都可以安装。-m3u8 extension for Enigma 2
CPUdesign
- 32位MIPS五级流水CPU,实现了基本指令功能,结构完整,讲解清晰。-32bitCUP design
micro-op_cpu
- MIPS 微程序多周期cpu,mips的部分代码实现-MIPS cpu micro-program multi-cycle
LFYY_cpu
- 建议CPU五级流水,带有指令寄存器cache,处理数据冒险-code for cpu mips with cache
scmips_cpu
- 自己写的单周期mips CPU和测试工程-Write your own single cycle mips CPU and test engineering
pipeline_mipscpu
- 运用Verilog语言实现MIPS五级CPU的功能,能下载实现-5-level MIPS CPU based on Verilog
fpga_pc_software
- 计算机组成原理课程实验使用软件,Thinpad教学机教学实验软件 实现mips代码到机器代码之间的转换 实现本机和FPGA板的通信,将机器代码送入 可在本机编写代码送入fpga板的sram中,fpga板的cpu会运行-Computer architecture course experiment using software, Thinpad teaching machine teaching experiment software mips code into machine co
multi_cpu
- 用verilog语言编写的简单多周期CPU代码,在Sparten3板上可运行。实现了加、减、与、或、非等MIPS指令。-Verilog language with a simple multi-cycle CPU code can be run in Sparten3 board. Realization of add, subtract, and, or, not, etc. MIPS instruction.
MIPSCPUverilog
- mips流水线CPU的实现,用的是verilog语言,描述了整个cpu的过程。存储、指令、处理等。-mips CPU Verilog
CPU1
- 一个简单的多周期的基于MIPS的CPU设计-cpu VHDL
CPU
- 32位MIPS指令CPU,实现31条指令,并且附带LED,七段数码管,VGA,键盘,UART等外设接口-32 MIPS instruction CPU, a 31 instructions, and comes with LED, seven-segment LED, VGA, keyboard, UART peripheral interfaces
mips789.tar
- MIPS CPU RTL Reference Code
mips
- 这是一个简单地CPU,用MIPS实现,可以实现基本的一些指令,供学习MIPS使用,还包括一个LED模块(This is a simple CPU, implemented with MIPS)
Final_final_test
- 五级流水CPU设计 流水线是数字系统中一种提高系统稳定性和工作速度的方法,广泛应用于高档CPU的架构中。根据MIPS处理器的特点,将整体的处理过程分为取指令(IF)、指令译码(ID)、执行(EX)、存储器访问(MEM)和寄存器会写(WB)五级,对应多周期的五个处理阶段。一个指令的执行需要5个时钟周期,每个时钟周期的上升沿来临时,此指令所代表的一系列数据和控制信息将转移到下一级处理。(Five level flow CPU design)