VHDL 8位无符号除法器 试验报告 计算前在A和B端口输入被除数和除数，然后在Load线上送高电平，把数据存到除法计算电路内部，然后经过若干个时钟周期，计算出商和余数，并在C和D端输出。 其实现方法是，将除法器分为两个状态：等待状态与运算状态。 开始时除法器处于等待状态，在该状态，在每一时钟上升沿，采样Load信号线，若是低电平，则仍处于等待状态，如果采样到高电平，除法器读取A，B数据线上的输入数据，保存到内部寄存器a_r，b_r，置c_r为0，d_r为a_r，判断除数是否为零，若

可以产生一个分段信号，并画出其不同取样点下的傅里叶变换(A piecewise signal can be generated and the Fourier transform under different sampling points is drawn)

ADC(Analog-to-digital converter) 指模/数转换器或者模拟/数字转换器,是一种将连续变量的模拟信号转换为离散的数字信号的器件。典型的模拟数字转换器将模拟信号转换为表示一定比例电压值的数字信号，例如电流采样，通常就是流过的电流在感应器上产生一个电压，然后根据ADC采集这个电压信号，通过感应比例反推此时的电流大小。(ADC (Analog-to-digital converter) finger / digital converter or analog / digit