VHDL 8位无符号除法器 试验报告 计算前在A和B端口输入被除数和除数，然后在Load线上送高电平，把数据存到除法计算电路内部，然后经过若干个时钟周期，计算出商和余数，并在C和D端输出。 其实现方法是，将除法器分为两个状态：等待状态与运算状态。 开始时除法器处于等待状态，在该状态，在每一时钟上升沿，采样Load信号线，若是低电平，则仍处于等待状态，如果采样到高电平，除法器读取A，B数据线上的输入数据，保存到内部寄存器a_r，b_r，置c_r为0，d_r为a_r，判断除数是否为零，若

随着Internet的迅速流行，越来越多的应用程序需要具备在网上与其它程序通信的能力，Windows应用程序可以有无限的网络功能，所有这些都建立在WinSock接口的基础上。 在网上通信的应用程序，无论是通过因特网还是通过小型办公网都采用同样的原则，通过类似的功能实现网络通信。一台计算机中的一个应用程序等待另一个应用程序打开网络连接，执行通信，这个应用程序“监听”其它应用程序的连接请求，就像你守在电话机旁等待电话一样。 同时，另一个应用程序（一般在另一台计算机上），试图与“监听”应用程序